[发明专利]一种数字频率合成器

说明书

技术领域

本发明涉及集成电路领域，更具体地说，涉及一种数字频率合成器。

背景技术

时钟信号广泛地应用在板级电路系统以及集成电路中的数字电路部分，例如现场可编程门阵列逻辑和微控制器。而随着数字集成电路规模的扩大，系统时钟布局会变得越来越复杂，同一系统中可能需要多个不同频率的时钟驱动系统中不同模块。如果为每个时钟信号独立地配置一个时钟产生电路，就会消耗大量的芯片或者电路板的面积去实现多个时钟的产生。因此，绝大多数的数字系统都会利用一个参考时钟输入，对参考时钟进行分频或者倍频处理得到多个不同频率的时钟。而频率合成器就是实现时钟信号的分频功能和倍频功能的电路系统。

现有的频率合成器通常接受一个参考时钟输入，同时产生一个输出时钟信号。输出时钟的频率与参考时钟频率成一定的比例关系。一般来讲，频率合成器包括时钟分频器、鉴频鉴相器、电荷泵以及压控振荡器组成。时钟分频器对参考时钟进行分频并输出分频参考时钟。分频参考时钟的频率是参考时钟频率的D分之一。类似地，分频器也对反馈时钟进行M分频，产生分频反馈时钟。分频反馈时钟的频率为反馈时钟的M分之一。鉴频鉴相器比较分频参考时钟与分频反馈时钟的频率以及（相位）。当分频反馈时钟的频率高于分频参考频率，鉴频鉴相器就会控制电荷泵减小输入至压控振荡器的控制电压，从而减小输出时钟的频率；当分频反馈时钟的频率低于分频参考频率，鉴频鉴相器就会控制电荷泵增大输入至压控振荡器的控制电压，从而提高输出时钟的频率。直到分频反馈时钟的频率等于分频参考频率，频率合成器的控制环路锁定。此时，由于分频反馈时钟和分频参考时钟分别是输出时钟和输入参考时钟的M分频和D分频输出，因此频率合成器的输出时钟频率与参考时钟频率之比为M/D。但是现有的模拟频率合成器具有面积较大的模拟器件（如电荷泵、压控振荡器）、功耗高等缺陷。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述面积较大、功耗较高的缺陷，提供一种面积较小、功耗较低的数字频率合成器。

本发明解决其技术问题所采用的技术方案是：构造一种数字频率合成器，包括：

可变数字振荡单元：用于在控制信号的作用下产生输出时钟信号；

控制信号产生单元：用于接受外部输入的参考时钟信号，比较所述参考时钟信号和所述输出时钟信号而得到控制信号，输送所述控制信号到所述可变数字振荡器使其产生输出时钟信号经过M次分频后与所述参考时钟信号经过D次分频后具有相同的频率和相位。

在本发明所述的数字频率合成器中，所述可变数字振荡单元为采用可调节的延迟线调节其输出的输出时钟的频率和相位的延迟线振荡器。

在本发明所述的数字频率合成器中，所述延迟线振荡器包括双输入边沿触发的RS触发器、其输入端与所述RS触发器输出端连接的并将其输出作为所述RS触发器的输入的可变延迟线以及为所述可变延迟线供电的低压降稳压器；所述RS触发器包括R端第一输入、R端第二输入、S端第一输入和S端第二输入，其中所述S端第一输入的输入信号为参考时钟，S端第二输入的输入信号为通过反相器变换的所述可变延迟线输出信号，所述R端第一输入为所述可变延迟线输出信号，所述R端第二输入接地。

在本发明所述的数字频率合成器中，所述可变延迟线包括串接的低精度延迟线和修正电路，所述低精度延迟线和修正电路分别接受所述控制信号产生单元输出的控制信号的控制。

在本发明所述的数字频率合成器中，所述可配置低电压稳压器包括并接在其电压输出端与地之间的、受所述控制信号产生单元输出的控制信号控制以微调输出电压值的反馈电阻网络。

在本发明所述的数字频率合成器中，所述控制信号产生单元进一步包括：

频率变换模块：用于将接收到的时钟信号进行分频，并将分频后的时钟信号输出；

比较模块：用于比较所述频率变换模块输出的时钟信号，并将比较结果输出；

振荡器控制电路：用于依据所述比较模块的输出信号，产生用于控制所述可变数字振荡单元的输出时钟频率的控制信号；

控制时钟选择器：用于选择输入到所述比较模块和振荡控制电路的时钟来源。

在本发明所述的数字频率合成器中，所述频率变换模块进一步包括用于将所述输出时钟信号进行M分频的第一时钟分频器和用于将所述参考时钟信号进行D分频的第二时钟分频器；所述第一、第二时钟分频器的输出分别连接到所述比较模块。