[发明专利]一种数字频率合成器无效
申请号: | 201110066986.9 | 申请日: | 2011-03-18 |
公开(公告)号: | CN102142838A | 公开(公告)日: | 2011-08-03 |
发明(设计)人: | 刘宇陶;何文明 | 申请(专利权)人: | 深圳市国微电子股份有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 深圳市科吉华烽知识产权事务所 44248 | 代理人: | 胡吉科;刘显扬 |
地址: | 518057 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数字 频率 合成器 | ||
1.一种数字频率合成器,其特征在于,包括:
可变数字振荡单元:用于在控制信号的作用下产生输出时钟信号;
控制信号产生单元:用于接受外部输入的参考时钟信号,比较所述参考时钟信号和所述输出时钟信号而得到控制信号,输送所述控制信号到所述可变数字振荡器使其产生输出时钟信号经过M次分频后与所述参考时钟信号经过D次分频后具有相同的频率和相位。
2.根据权利要求1所述的数字频率合成器,其特征在于,所述可变数字振荡单元为采用可调节的延迟线调节其输出的输出时钟的频率和相位的延迟线振荡器。
3.根据权利要求2所述的数字频率合成器,其特征在于,所述延迟线振荡器包括双输入边沿触发的RS触发器、其输入端与所述RS触发器输出端连接的并将其输出作为所述RS触发器的输入的可变延迟线以及为所述可变延迟线供电的低压降稳压器;所述RS触发器包括R端第一输入、R端第二输入、S端第一输入和S端第二输入,其中所述S端第一输入的输入信号为参考时钟,S端第二输入的输入信号为通过反相器变换的所述可变延迟线输出信号,所述R端第一输入为所述可变延迟线输出信号,所述R端第二输入接地。
4.根据权利要求3所述的数字频率合成器,其特征在于,所述可变延迟线包括串接的低精度延迟线和修正电路,所述低精度延迟线和修正电路分别接受所述控制信号产生单元输出的控制信号的控制。
5.根据权利要求4所述的数字频率合成器,其特征在于,所述可配置低电压稳压器包括并接在其电压输出端与地之间的、受所述控制信号产生单元输出的控制信号控制以微调输出电压值的反馈电阻网络。
6.根据权利要求1-5任意一项所述的数字频率合成器,其特征在于,所述控制信号产生单元进一步包括:
频率变换模块:用于将接收到的时钟信号进行分频,并将分频后的时钟信号输出;
比较模块:用于比较所述频率变换模块输出的时钟信号,并将比较结果输出;
振荡器控制电路:用于依据所述比较模块的输出信号,产生用于控制所述可变数字振荡单元的输出时钟频率的控制信号;
控制时钟选择器:用于选择输入到所述比较模块和振荡控制电路的时钟来源。
7.根据权利要求5所述的数字频率合成器,其特征在于,所述频率变换模块进一步包括用于将所述输出时钟信号进行M分频的第一时钟分频器和用于将所述参考时钟信号进行D次分频的第二时钟分频器;所述第一、第二时钟分频器的输出分别连接到所述比较模块。
8.根据权利要求7所述的数字频率合成器,其特征在于,所述比较模块包括用于比较所述第一、第二时钟分频器输出的频率,并将比较结果输出到所述振荡器控制电路产生控制信号控制所述振荡器输出时钟频率的初始化电路以及用于比较所述第一、第二时钟分频器输出的相位,并将比较结果输出到所述振荡器控制电路产生控制信号控制所述振荡器输出时钟频率的相位比较器。
9.根据权利要求8所述的数字频率合成器,其特征在于,所述比较模块还包括用于控制所述振荡器相位使得其输出的输出时钟与参考时钟的相位相同的停止/重启电路。
10.根据权利要求9所述的数字频率合成器,其特征在于,所述振荡控制电路包括延迟线微调控制器、延迟线寄存器和累加器;所述延迟线寄存器接受所述初始化电路的输出并在所述延迟线微调控制器输出的进位或借位信号控制下,产生输出信号到所述累加器;所述累加器还接受所述延迟线微调控制器输出的微调控制信号,并产生控制信号输出到所述可变数字振荡单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市国微电子股份有限公司,未经深圳市国微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110066986.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种有轨巷道堆垛机
- 下一篇:一种用于汽车升降机的平层防坠落机构