[发明专利]一种半导体结构及其制造方法

说明书

一种半导体结构的制造方法，包括：提供衬底，在所述衬底上形成有源区，在所述有源区上形成栅堆叠或伪栅堆叠，并在所述栅堆叠或伪栅堆叠两侧形成源极延伸区和漏极延伸区，在所述栅堆叠或伪栅堆叠侧壁形成侧墙，并在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极和漏极；去除源极侧侧墙的至少一部分，使所述源极侧侧墙的厚度小于漏极侧侧墙的厚度；在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成接触层。相应地，本发明还提供一种半导体结构。利于降低源极延伸区的接触电阻，同时还可以降低栅极和漏极延伸区之间的寄生电容。

技术领域

本发明涉及半导体制造技术，尤其涉及一种半导体结构及其制造方法。

背景技术

金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)是一种可以广泛应用在数字电路和模拟电路中的晶体管。随着半导体结构尺寸的不断减小，栅极下方的沟道长度也随之相应减小，从而导致短沟道效应的出现。减小短沟道效应的常用手段是形成深度较浅的源极延伸区以及漏极延伸区。

为了提高半导体结构的性能，不但要降低源极和漏极的接触电阻，还需要降低源极延伸区以及漏极延伸区的接触电阻，以及降低源极延伸区以及漏极延伸区和栅极之间的寄生电容。其中，源极延伸区的接触电阻相对于漏极延伸区的接触电阻来说，其大小对半导体结构性能的影响比较显著；而由于密勒效应(Miller Effect)，漏极延伸区和栅极之间寄生电容相对于源极延伸区和栅极之间寄生电容来说，其大小对半导体结构性能的影响比较显著。也就是说，在降低源极延伸区以及漏极延伸区的接触电阻的时候，希望可以更多地降低源极延伸区的接触电阻；而在降低源极延伸区以及漏极延伸区和栅极之间的寄生电容的时候，希望可以更多地降低漏极延伸区和栅极之间的寄生电容。

因此，如何在降低半导体结构中源极延伸区的接触电阻与降低栅极与漏极延伸区之间的寄生电容之间取得平衡，是一个亟待解决的问题。

发明内容

本发明的目的是提供一种半导体结构及其制造方法，利于在降低半导体结构中源极延伸区的接触电阻与降低栅极与漏极延伸区之间的寄生电容之间取得平衡。

根据本发明的一个方面，提供一种半导体结构的制造方法，该方法包括以下步骤：

提供衬底，在所述衬底上形成有源区，在所述有源区上形成栅堆叠或伪栅堆叠，并在所述栅堆叠或伪栅堆叠两侧形成源极延伸区和漏极延伸区，在所述栅堆叠或伪栅堆叠侧壁形成侧墙，并在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极和漏极；

去除源极侧侧墙的至少一部分，使所述源极侧侧墙的厚度小于漏极侧侧墙的厚度；

在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成接触层。

根据本发明另一方面，还提供一种半导体结构，该半导体结构包括，

位于有源区上的至少两个相邻的栅堆叠或伪栅堆叠、源极侧侧墙以及漏极侧侧墙，所述源极侧侧墙和漏极侧侧墙位于所述栅堆叠或伪栅堆叠的侧壁，其中，

对于每个所述栅堆叠或伪栅堆叠，所述源极侧侧墙的厚度小于所述漏极侧侧墙的厚度；

在所述源极侧侧墙和漏极侧侧墙以及所述栅堆叠或伪栅堆叠暴露的有源区的上表面存在接触层。

根据本发明的又一个方面，还提供一种半导体结构的制造方法，该方法包括以下步骤：

提供衬底，在所述衬底上形成有源区，在所述有源区上形成栅堆叠或伪栅堆叠，在所述栅堆叠或伪栅堆叠两侧形成源极延伸区以及漏极延伸区，在所述栅堆叠或伪栅堆叠侧壁形成侧墙，以及在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极和漏极；

在所述源极侧的有源区的上表面形成第一接触层；