[发明专利]半导体存储器

权利要求书

1.一种半导体存储器，包括：

至少一个包括真实元件晶体管的非易失性存储元件，该真实元件晶体管包括第一控制栅和第一浮栅；

耦合到所述第一控制栅的字线；

耦合到所述真实元件晶体管并且在读取操作之前被预充电的位线；

读出放大器，该读出放大器在所述读取操作中响应于读出放大器使能信号的激活而操作并且根据所述位线的电压来确定每个所述非易失性存储元件中保持的逻辑，所述电压随着流经所述真实元件晶体管的元件电流而变化；以及

定时生成单元，该定时生成单元包括串联耦合在第一节点与地线之间的复制元件晶体管和开关晶体管，并且当在所述读取操作时经由所述复制元件晶体管和所述开关晶体管耦合到所述地线的所述第一节点从高电平变化到低电平时激活所述读出放大器使能信号，

其中，所述复制元件晶体管包括接收恒定电压的第二控制栅和耦合到所述第二控制栅的第二浮栅，并且

其中，当在所述开关晶体管的栅极处接收到操作使能信号时，所述开关晶体管被接通，所述操作使能信号在所述读取操作时被激活。

2.根据权利要求1所述的半导体存储器，还包括：

预充电开关，该预充电开关在预充电信号的激活期间将经预充电的电压线耦合到所述位线；以及

操作控制电路，该操作控制电路在所述读取操作开始时临时激活所述预充电信号并且激活所述字线，并且还响应于所述预充电信号的灭活定时和所述字线的激活定时之中较后的那个定时而激活所述操作使能信号。

3.根据权利要求1所述的半导体存储器，还包括：

包括布置成矩阵的所述非易失性存储元件的存储元件阵列；以及

包括所述复制元件晶体管的复制单元，

其中，反复部署在形成所述复制单元的半导体衬底上的每个源极区、每个漏极区和每个沟道区的大小与反复部署在形成所述存储元件阵列的半导体衬底上的每个源极区、每个漏极区和每个沟道区的大小分别相同，并且

其中，所述复制元件晶体管是利用所述复制单元的源极区之一、漏极区之一和沟道区之一来形成的。

4.根据权利要求3所述的半导体存储器，

其中，所述复制元件晶体管的第二控制栅在所述复制单元中反复部署源极区、漏极区和沟道区的区域的外部耦合到所述第二浮栅。

5.根据权利要求3所述的半导体存储器，

其中，所述复制单元包括复制位线，该复制位线耦合到所述第一节点，具有与所述位线的宽度和长度相同的宽度和相同的长度，并且具有与所述位线的负载电容相同的负载电容。

6.根据权利要求1所述的半导体存储器，

其中，所述定时生成单元包括：

预充电晶体管，该预充电晶体管被布置在电源线和所述第一节点之间，并且将所述第一节点预充电到电源电压；以及

缓冲器电路，该缓冲器电路在接收到所述电源电压时操作，并且响应于所述第一节点变化到低电平而生成具有等于所述电源电压的高电平的所述读出放大器使能信号。

7.一种半导体存储器，包括：

多个包括元件晶体管的非易失性存储元件，每个元件晶体管包括控制栅和浮栅；

耦合到各个元件晶体管的多条位线；

共同地耦合到所述控制栅的字线；

多个选择开关，这多个选择开关耦合到各条位线并且将这些位线耦合到共同节点；

将所述共同节点耦合到预充电线的预充电开关；

读出放大器，该读出放大器确定被从每个所述非易失性存储元件经由每条位线读取到所述共同节点的数据的逻辑；

重置开关，该重置开关将所述共同节点耦合到地线；以及

操作控制电路，该操作控制电路在读取操作中，在被接通的所有选择开关之中，关断与所述非易失性存储元件中未被读取数据的至少一个非易失性存储元件相对应的至少一个选择开关，并且关断被接通的所述重置开关，并且临时接通所述预充电开关以激活所述字线。

8.根据权利要求7所述的半导体存储器，

其中，所有选择开关和所述重置开关在待用时段中被接通，并且

其中，所述操作控制电路在写入操作中在关断所有选择开关之后关断所述重置开关，并且为了将提供到所述共同节点的写入数据写入到所述非易失性存储元件之一中，接通与所述非易失性存储元件中被写入数据的那个非易失性存储元件相对应的选择开关。