[发明专利]半导体存储器

说明书

技术领域

本发明的实施例涉及非易失性半导体存储器(nonvolatile semiconductor memory)。

背景技术

在诸如闪存之类的非易失性半导体存储器中，已知多条局部位线耦合到一条共同的全局位线，并且每条局部位线耦合到存储元件(memory cell)。在国际公布No.WO2002/082460和日本早期专利公布No.2003-036203和No.2004-318941中讨论了相关技术。在此类半导体存储器中，读出放大器(sense amplifier)耦合到局部位线并且存储元件中保持的数据的逻辑在不使用参考存储元件的情况下被读取。例如，在读取操作中，在对局部位线预充电之后，通过流经要访问的存储元件的元件电流改变局部位线的电压，然后通过利用读出放大器检测电压的变化来读取数据。在日本早期专利公布No.Hei10-275489和No.2001-160297中讨论了相关技术。

另外，已知一种非易失性半导体存储器，其中根据操作模式而改变读取操作中读出放大器的激活定时。在日本早期专利公布No.2002-367390中讨论了相关技术。已知一种非易失性半导体存储器，其中在读取操作中，通过流经参考存储元件的电流改变参考位线的电压，并且生成读出放大器的激活定时。在日本早期专利公布No.2007-87512中讨论了相关技术。

另外，已知一种非易失性半导体存储器，其中提供了用于将每条位线耦合到地线的开关，并且数据被从存储元件中读取到其上的位线的相邻位线经由该开关耦合到地线。在日本早期专利公布No.Hei9-293389、2001-325797和2004-158111中讨论了相关技术。

当通过流经存储元件的元件电流改变位线的电压并且读取数据时，需要根据存储元件的电特性来设定读出放大器的激活定时。

发明内容

根据本发明的实施例的一个方面，一种半导体存储器包括：至少一个包括真实元件晶体管的非易失性存储元件，该真实元件晶体管包括第一控制栅和第一浮栅；耦合到第一控制栅的字线；耦合到真实元件晶体管并且在读取操作之前被预充电的位线；读出放大器，该读出放大器在读取操作中响应于读出放大器使能信号的激活而操作并且根据位线的电压来确定每个非易失性存储元件中保持的逻辑，该电压随着流经真实元件晶体管的元件电流而变化；以及定时生成单元，该定时生成单元包括串联耦合在第一节点与地线之间的复制元件晶体管和开关晶体管，并且当在读取操作时经由复制元件晶体管和开关晶体管耦合到地线的第一节点从高电平变化到低电平时激活读出放大器使能信号，其中，复制元件晶体管包括接收恒定电压的第二控制栅和耦合到第二控制栅的第二浮栅，并且其中，当在开关晶体管的栅极处接收到操作使能信号时，开关晶体管被接通，操作使能信号是在读取操作时被激活的。

附图说明

图1示出了一个实施例中的半导体存储器的示例；

图2示出了另一实施例中的半导体存储器的示例；

图3示出了图2所示的监视电压生成单元和定时生成单元的示例；

图4示出了图2所示的存储元件阵列的示例；

图5示出了图4所示的存储元件阵列的布局的示例；

图6示出了图4所示的真实元件晶体管的结构的示例；

图7示出了普通晶体管的结构的示例；

图8示出了图2所示的复制单元的布局的示例；

图9示出了复制单元的布局的示例，其中从图8中去除了浮栅的图案：

图10示出了图3和图8所示的复制元件晶体管的结构的示例；

图11示出了图2所示的存储元件阵列中形成的缓冲器电路和Y控制电路的示例；

图12示出了图2所示的半导体存储器的擦除核实操作和读取操作(逻辑“1”被读取)的示例；

图13示出了图2所示的半导体存储器的编程核实操作和读取操作(逻辑“0”被读取)的示例；

图14示出了图2所示的半导体存储器的读取操作的示例；

图15示出了图2所示的半导体存储器的写入操作的示例；并且

图16示出了其上安装有上述半导体存储器的系统的示例。

具体实施方式

下面将利用附图来描述实施例。附图中的双方形标记指示外部端子。外部端子例如是半导体芯片上的焊盘或者其中安装有半导体芯片的封装的引线。与端子名相同的标号被用于经由该外部端子提供的信号。