[发明专利]半导体封装结构的制法

说明书

技术领域

本发明涉及一种半导体装置的制法，尤其涉及一种半导体封装结构的制法。

背景技术

随着电子产业的蓬勃发展，电子产品亦朝着轻、薄、短、小、高积集度、多功能化方向发展。而为满足封装结构高集成化(Integration)以及微型化(Miniaturization)的封装需求，封装基板除了导入球栅阵列(BGA)的设计，封装形式逐渐由打线式(Wire Bonding)封装进展到覆晶式(Flip Chip，FC)封装，此种封装件能避免打线用的金线占用空间，可有效缩减整体半导体装置的体积并提升电性功能。

图1A至图1C为习知覆晶式封装结构制法的说明图。如图1A所示，提供一表面具有焊垫120的封装基板12。如图2B所示，提供一具有相对的主动面10a及非主动面10b的芯片10，该主动面10a上具有多个导电凸块100。接着，进行焊接制程，将该导电凸块100通过该焊锡凸块11电性连接各该焊垫120，使该芯片10设于该封装基板12上。如图2C所示，形成底胶层(underfill)110于该芯片10的主动面10a与该封装基板12之间，以包覆各该焊锡凸块11，从而完成覆晶制程。

然而，习知覆晶式封装结构的制法中，需先进行焊接制程，再进行填充底胶的制程，不仅因需使用焊锡材料而增加材料成本，且导致制程繁琐。

因此，如何克服上述习知制法的问题，实已成为目前亟欲解决的课题。

发明内容

鉴于上述习知技术的种种缺失，本发明的主要目的在于提供一种半导体封装结构的制法，无需进行焊接制程，并可有效减少材料成本。

本发明的半导体封装结构的制法包括：提供一芯片及一表面上设有底胶层的基材，该芯片具有相对的主动面及非主动面，其中，主动面上具有多个导电凸块；将该芯片的主动面结合于该底胶层上，以令各该导电凸块嵌埋入该底胶层中；移除该基材，以外露该底胶层；以及将该芯片通过该底胶层结合于封装基板上，使该芯片通过该多个导电凸块电性连接该封装基板。

前述的制法中，是通过剥离的方式移除该基材，且为轻易剥除该基材，该基材与该底胶层之间的结合力以小于该芯片主动面与该底胶层之间的结合力为佳。

在另一实施例中，前述的制法中，该基材与该底胶层之间可具有离形层，以通过剥离该离形层而移除该基材。

前述的制法中，由于该底胶层保护该芯片的主动面，且该基材可提供稳定的承载及支撑性，故于移除该基材之前，还可研磨该芯片的非主动面。

此外，该芯片通过该底胶层结合于封装基板上的步骤中，通过热融该底胶层，使该多个导电凸块电性连接该封装基板，再固化该底胶层。当然，也可通过形成封装胶体于该封装基板上，以包覆该芯片。

由上可知，本发明的半导体封装结构的制法，通过先在芯片的主动面上结合底胶层，再使芯片通过该底胶层设于该封装基板上，相较于习知技术，本发明无需进行焊接制程，得以有效减少材料成本，且可简化制程。

附图说明

图1A至图1C为习知覆晶式基板结构的制法的剖视示意图；以及

图2A至图2E为本发明半导体封装结构的制法的剖视示意图，其中，图2B’及图2D’图为图2B及图第2D的另一实施方式。

主要元件符号说明

10、20      芯片

10a、20a    主动面

10b、20b    非主动面

100、200    导电凸块

11        焊锡凸块

110、210  底胶层

12、22    封装基板

120、220  焊垫

21        基材

211       离形层

230       封装胶体。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，熟悉本领域的普通技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须说明者为，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉本领域的技术人员进行了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍涵盖在本发明所揭示的技术内容的范围内。

请参阅图2A至图2E，其为本发明的半导体封装结构的制法。