[发明专利]ESD器件的制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及ESD器件的制作方法。

背景技术

随着集成电路制造工艺水平进入集成电路线宽的深亚微米时代，集成电路中的MOS元件都采用LDD结构(Lightly Doped Drain)，并且硅化物工艺已经广泛应用于MOS元件的扩散层上，同时为了降低栅极多晶的串联扩散电阻，采用了多晶化合物的制造工艺。此外随着集成电路元件的缩小，MOS元件的栅极氧化层厚度越来越薄，这些制造工艺的改进可大幅度提高集成电路内部的运算速度，并可提高电路的集成度。随着所述工艺的改进，深亚微米集成电路更容易受到静电冲击而失效，使得产品的可靠性下降。

为了解决上述问题，现有技术提供一种ESD器件的制作方法，制作ESD器件以保护集成电路，防止集成电路受到静电冲击而失效。请参考图1～图4所示的现有的ESD器件的制作方法。首先，请参考图1，提供半导体衬底100，所述半导体衬底100上形成有氮化硅层101，所述氮化硅层101内形成有开口，所述开口露出下方的半导体衬底100。

然后，请参考图2，沿所述开口刻蚀所述半导体衬底100，在所述半导体衬底100内形成沟槽。

接着，继续参考图2，进行氧化工艺，在所述沟槽内形成衬垫氧化层102，所述衬垫氧化层102覆盖所述沟槽的侧壁和底部。所述衬垫氧化层102用于将后续形成的PN结二极管电学绝缘。

接着，请参考图3，在所述沟槽和开口内填充多晶硅层103，所述多晶硅层103与所述硬掩膜层101齐平。

最后，去除位于所述半导体衬底100上的硬掩膜层101和位于所述沟槽上方的衬垫氧化层102。之后利用所述多晶硅层103制作PN结二级管，所述PN结二极管作为ESD器件。

在申请公布号为CN101800246A的中国发明专利申请中可以发现更多关于现有的静电放电保护的信息。

在实际中，发现现有方法制作的ESD器件的功耗较大。

发明内容

本发明解决的问题是提供了一种ESD器件的制作方法，所述方法在不增加半导体衬底的热预算的情况下制作的衬垫层的厚度均匀，减小了制作的ESD器件的漏电流，从而减小了ESD器件的功耗。

为解决上述问题，本发明提供一种ESD器件的制作方法，包括：

提供半导体衬底，所述半导体衬底内形成有沟槽；

进行沉积工艺，在所述沟槽内形成衬垫层，所述衬垫层至少覆盖所述沟槽的侧壁和底部；

在所述沟槽内填充多晶硅层；

利用所述多晶硅层制作PN结二极管。

可选地，所述沉积工艺为低压化学气相沉积工艺、等离子体增强化学气相沉积工艺。

可选地，所述沉积工艺的温度范围为300～500摄氏度，时间范围为30～60秒。

可选地，所述衬垫层的厚度范围为1000～2200埃。

可选地，所述衬垫层的材质为氧化硅或氮氧化硅。

可选地，所述沟槽的制作方法包括：

在所述半导体衬底上形成硬掩膜层，所述硬掩膜层内形成有开口，所述开口露出下方的半导体衬底；

沿所述开口刻蚀所述半导体衬底，形成所述沟槽。

可选地，所述硬掩膜层包括：位于所述半导体衬底上的缓冲层和位于所述缓冲层上的氮化硅层。

可选地，所述缓冲层的材质为氧化硅或氮氧化硅。

可选地，所述缓冲层的厚度范围为30～300埃。

可选地，所述硬掩膜层的去除方法为湿法刻蚀工艺，所述缓冲层利用含有氢氟酸的溶液去除，所述氮化硅层利用含有热磷酸的溶液去除。

与现有技术相比，本发明具有以下优点：

本发明利用沉积工艺形成在所述沟槽内形成衬垫层，改善了所述衬垫层的均匀性，防止所述沟槽的侧壁和底部交界处由于衬垫层的厚度较小引起的漏电流问题，从而减小了ESD器件的功耗，与现有技术利用氧化工艺形成衬垫层相比，本发明没有增加半导体衬底的热预算。

附图说明

图1～图4是现有技术的ESD器件的制作方法剖面结构示意图；

图5是本发明的ESD器件的制作方法流程示意图；

图6～图11是本发明一个实施例的ESD器件制作方法剖面结构示意图。

具体实施方式