[发明专利]开关装置与应用该开关装置的移位缓存器电路

权利要求书

1.一种移位缓存器电路，用以提供多个栅极信号至多个栅极线，该移位缓存器电路包含多级移位缓存器，所述级移位缓存器的一第N级移位缓存器包含：

一上拉单元，电连接于所述栅极线的一第N栅极线，该上拉单元用来根据一系统频率与一第N驱动控制电压以上拉所述栅极信号的一第N栅极信号，其中该第N栅极线用以传输该第N栅极信号；以及

一第一输入单元，电连接于该上拉单元，该第一输入单元用来根据一第一控制信号与一第一输入信号以输出该第N驱动控制电压，该第一输入单元包含：

一第一晶体管，包含一用来接收该第一输入信号的第一端、一用来接收该第一控制信号的栅极端、及一第二端；以及

一第二晶体管，包含一电连接于该第一晶体管的第二端的第一端、一电连接于该第一晶体管的第一端的栅极端、及一用来输出该第N驱动控制电压的第二端。

2.根据权利要求1所述的移位缓存器电路，其特征在于，该第一晶体管的第一端电连接于所述级移位缓存器的一第(N-1)级移位缓存器以接收所述栅极信号的一第(N-1)栅极信号，该第一晶体管的栅极端电连接于该第(N-1)级移位缓存器以接收一第(N-1)驱动控制电压。

3.根据权利要求1所述的移位缓存器电路，其特征在于，该第一输入单元还包含：

一第三晶体管，包含一电连接于该第一晶体管的第一端的第一端、一电连接于该第二晶体管的栅极端的栅极端、及一电连接于该第一晶体管的第二端的第二端。

4.根据权利要求3所述的移位缓存器电路，其特征在于，该第一晶体管的第一端电连接于所述级移位缓存器的一第(N-1)级移位缓存器以接收所述栅极信号的一第(N-1)栅极信号，该第一晶体管的栅极端电连接于该第(N-1)级移位缓存器以接收一第(N-1)驱动控制电压。

5.根据权利要求3所述的移位缓存器电路，其特征在于，还包含：

一第二输入单元，电连接于该上拉单元，该第二输入单元用来根据一第二输入信号与一反相于该第一控制信号的第二控制信号以输出该N驱动控制电压，该第二输入单元包含：

一第四晶体管，包含一用来接收该第二输入信号的第一端、一用来接收该第二控制信号的栅极端、及一第二端；

一第五晶体管，包含一电连接于该第四晶体管的第二端的第一端、一电连接于该第四晶体管的第一端的栅极端、及一用来输出该第N驱动控制电压的第二端；以及

一第六晶体管，包含一电连接于该第四晶体管的第一端的第一端、一电连接于该第五晶体管的栅极端的栅极端、及一电连接于该第四晶体管的第二端的第二端。

6.根据权利要求5所述的移位缓存器电路，其特征在于，该第一晶体管的第一端电连接于所述级移位缓存器的一第(N-1)级移位缓存器以接收所述栅极信号的一第(N-1)栅极信号，该第四晶体管的第一端电连接于所述级移位缓存器的一第(N+1)级移位缓存器以接收所述栅极信号的一第(N+1)栅极信号。

7.根据权利要求5所述的移位缓存器电路，其特征在于，还包含：

一第一下拉单元，电连接于该第一输入单元与该第二输入单元，该第一下拉单元用来根据一第三输入信号以下拉该第N驱动控制电压；

一第二下拉单元，电连接于该第一输入单元、该第二输入单元与该第N栅极线，该第二下拉单元用来根据该第N驱动控制电压以下拉该第N栅极信号；以及

一第三下拉单元，电连接于该第一输入单元与该第二输入单元，该第三下拉单元用来根据一第四输入信号以下拉该第N驱动控制电压。