[发明专利]可重构算子、集成电路和用于降低可重构算子功耗的方法

说明书

技术领域

本发明涉及集成电路设计领域，尤其是一种可重构算子、集成电路和用于降低可重构算子功耗的方法。

背景技术

早期的集成电路设计，由于集成电路的集成度低和时钟频率低，面积和时间是设计者重点考虑的问题。集成电路设计者关注的方向是：最小的芯片面积和最快的时钟速度。

近年来，随着集成电路的发展，尤其是集成度和时钟频率的显著提高，集成电路的功耗也随之疯狂增长。集成电路的功耗问题已成为制约集成电路设计水平向前发展的屏颈。因此，对于集成电路设计者来说，功耗已成为具有同时间和面积同等重要的地位，需要重点考虑。

集成电路功耗的重要性在于其将直接影响集成电路的可靠性。集成电路在使用过程中，由功耗转化的焦尔热对集成电路的性能有显著的影响。当集成电路的温度上升到一定程度时，集成电路将出现反映迟缓、无法正常工作等现象。虽然可以通过增加外部制冷设备和改进集成电路的封装结构等方式加快集成电路的散热，缓解由功耗产生的高温对集成电路的影响。但是，这些方式必竞只是通过辅助的方式降低集成电路的温度，没有从集成电路内部对功耗进行控制，效果必然有限。

集成电路的功耗主要由静态功耗和动态功耗组成，静态功耗是指漏电流功耗，是电路状态稳定时的功耗。动态功耗是指电容充放电功耗和短路功耗，是电路的翻转造成的。集成电路功耗方面的研究可以从降低静态功耗和动态功耗的角度着手。

现有技术中，功耗的研究囊括了集成电路的所有层级，包括电路级、版图级、逻辑门级、RTL级、结构级和系统级。其中，对于电路级、版图级等低层次级的功耗研究开始时间较早，已进行到比较完善的地步，行业中的情况是再从这些低层级上研究集成电路的功耗问题，达到降低功耗的目的并不实际，常常是投入与实际取得的效果并不成正比。现有的情况是，设计者更愿意从结构级和系统级等高层次的级别上研究集成电路的功耗控制问题，实现低功耗的目标。

近期，北京大学深圳研究生院提出了一种基于并行计算技术的统一架构的阵列处理结构，由可重构算子组成。该结构在增大阵列规模和提升运算性能的同时，也带来了功耗的提升，因而，对可重构算子进行功耗控制方面的研究将具有十分重要的意义。

发明内容

本发明要解决的主要技术问题是，提供一种可重构算子和集成电路，可以降低其在使用过程中产生的功耗；本发明还提供了一种用于降低可重构算子功耗的方法。

为解决上述技术问题，本发明提供一种可重构算子，通过增加功耗控制模块，对要可重构算子的功耗进行控制，使其在不同的情况下采取不同的处理策略，从而降低功耗。而本发明还提供了一种集成电路，包括具有功耗控制模块的可重构算子，因而能在使用过程中降低功耗。本发明还提供了一种降低可重构算子功耗的方法，其原理是根据可重构算子处于的不同情况采取不同处理策略，从而达到降低功耗的目的。

一种可重构算子，包括配置模块和功能模块，所述配置模块用于接收从外部输入的配置信息，并将所述配置信息转化为控制信息，发送给所述功能模块；所述功能模块用于根据所述控制信息实现不同的功能；还包括功耗控制模块，所述功耗控制模块用于控制所述可重构算子的功耗。

所述配置模块还用于将所述控制信息发送给所述功耗控制模块，所述功耗控制模块用于根据所述控制信息对所述可重构算子各部分的供电情况进行控制。

所述功耗控制模块在控制信息为控制所述功能模块不实现任何功能时，则切断功能模块的供电或者切断除所述可重构算子中除了所述配置模块以外的其它部分的供电。

所述功耗控制模块包括一个电源切换单元，所述三态缓冲器的输入与电源相连接，输出与所述功能模块和功耗控制模块相连接，用于当控制信息为控制所述功能模块实现某种具体功能时，将电源耦合到所述功能模块和功耗控制模块，当控制信息为控制所述功能模块不实现任何功能时，切断电源与所述功能模块和功耗控制模块的连接。

所述功耗控制模块还用于检测所述可重构算子的数据流是否连续，如果不连续，则锁定所述可重构算子的数据输出。

所述配置模块包括存储单元和译码单元，所述存储单元用于接收并存储外部输入的配置信息，所述译码单元用于将所述存储单元存储的配置信息转化为控制信息。

一种集成电路，包括至少一个可重构算子，所述可重构算子按列分布式排列，其所述可重构算子为上述的可重构算子。

所述时钟网络包括多个不同频率的时钟源；根据所述可重构算子实现不同功能时的时钟频率要求将所述可重构算子的工作时钟耦合到所述时钟网络中相应的时钟源上。

一种用于降低可重构算子功耗的方法，包括步骤：