[发明专利]可重构算子、集成电路和用于降低可重构算子功耗的方法

权利要求书

1.一种可重构算子，包括配置模块和功能模块，所述配置模块用于接收从外部输入的配置信息，并将所述配置信息转化为控制信息，发送给所述功能模块；所述功能模块用于根据所述控制信息实现不同的功能；其特征在于，还包括功耗控制模块，所述功耗控制模块用于控制所述可重构算子的功耗。

2.如权利要求1所述的可重构算子，其特征在于，所述配置模块还用于将所述控制信息发送给所述功耗控制模块，所述功耗控制模块用于根据所述控制信息对所述可重构算子各部分的供电情况进行控制。

3.如权利要求2所述的可重构算子，其特征在于，所述功耗控制模块在控制信息为控制所述功能模块不实现任何功能时，则切断功能模块的供电或者切断除所述可重构算子中除了所述配置模块以外的其它部分的供电。

4.如权利要求3所述的可重构算子，其特征在于，所述功耗控制模块包括一个电源切换单元，所述电源切换单元的输入与电源相连接，输出与所述功能模块和功耗控制模块相连接，用于当控制信息为控制所述功能模块实现某种具体功能时，将电源耦合到所述功能模块和功耗控制模块，当控制信息为控制所述功能模块不实现任何功能时，切断电源与所述功能模块和功耗控制模块的连接。

5.如权利要求1-4中任一项所述的可重构算子，其特征在于，所述功耗控制模块还用于检测所述可重构算子的数据流是否连续，如果不连续，则锁定所述可重构算子的数据输出。

6.如权利要求1所述的可重构算子，其特征在于，所述配置模块包括存储单元和译码单元，所述存储单元用于接收并存储外部输入的配置信息，所述译码单元用于将所述存储单元存储的配置信息转化为控制信息。

7.一种集成电路，包括至少一个可重构算子，所述可重构算子按列分布式排列，其特征在于，所述可重构算子为权利要求1至7中任一项所述的可重构算子。

8.如权利要求7所述的集成电路，其特征在于，还包括时钟网络，所述时钟网络包括多个不同频率的时钟源；根据所述可重构算子实现不同功能时的时钟频率要求将所述可重构算子的工作时钟耦合到所述时钟网络中相应的时钟源上。

9.一种用于降低可重构算子功耗的方法，其特征在于，包括步骤：

根据外部输入的配置信息判断所述可重构算子是否需要实现某种具体的功能；

当可重构算子不实现任何功能时，切断所述可重构算子中用于实现不同功能的处理部件的电源。

10.如权利要求9所述的方法，其特征在于，还包括步骤：

当所述可重构算子需要实现某种具体的功能时，判断所述可重构算子的数据流是否连续，如果不连续，则锁定所述可重构算子的数据输出。