[发明专利]晶圆级半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种晶圆级半导体封装件(wafer level semiconductor package)及其制造方法。

背景技术

半导体装置日渐复杂，且半导体装置被要求有更小尺寸及更快的处理速度。为了支持增加的功能，包括此些组件的半导体封装件具有大量的接触垫以作为对外电性连接之用，例如作为输入或输出之用。此些接触垫将占据一半导体封装件的大量的表面积。

在过去，晶圆级封装可能受限于扇入型(fan-in)结构，其中，最终半导体装置封装件的电性触点及其它组件被限制于由半导体装置的周缘所定义的一面积。为了满足接触垫的增加，晶圆级封装不再限制于扇入型结构，而是支持一扇出型(fan-out)结构。例如，在一扇出型结构，此些接触垫可至少部分地位于由半导体装置的周缘所定义的一面积之外。此些接触垫位于一半导体封装件的多面，例如是半导体封装件的顶面及底面。

然而，形成及改善一半导体装置的电性连接方式以增加大量的接触垫可能导致更复杂的工艺。以下描述改善传统技术以发展晶圆级封装件及其制造方法。

发明内容

根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括至少一半导体芯片、一中介层组件(interposer element)、一封装体(package body)及一下重布层(redistribution layer)。半导体芯片具有一主动面。中介层组件具有一上表面及一下表面，中介层组件具有至少一导通孔(conductive via)，导通孔延伸于上表面与下表面之间。封装体包覆部分的主动芯片及部分之中介层组件。下重布层电性连接中介层组件与半导体芯片的主动面。

在一实施例中，根据本发明的第二方面，提出一种堆栈封装组件。半导体封装件包括至少一半导体芯片、一中介层组件、一封装体、一下重布层及一电性触点。半导体芯片具有一主动面。中介层组件具有一上表面及一下表面，中介层组件具有至少一导通孔，导通孔延伸于上表面与下表面之间。封装体包覆部分的主动芯片及部分之中介层组件。下重布层电性连接中介层组件与半导体芯片的主动面。电性触点从半导体芯片的一上周缘露出。其中，下重布层电性连接电性触点与半导体芯片的主动面及中介层组件，下重布层邻近半导体芯片的主动面设置。

根据本发明的第三方面，提出一种形成方法。形成方法包括以下步骤。提供一半导体芯片，半导体芯片具有一主动面；邻近半导体芯片放置一中介层组件，中介层组件具有一上表面及一下表面，中介层组件具有至少一第一导通孔，该至少一第一导通孔延伸至该下表面；以一包覆剂(encapsulant)，包覆部分的半导体芯片及部分之中介层组件，使半导体芯片的主动面、中介层组件的下表面及部分的包覆剂形成一实质上共面(substantially coplanar surface)；以及，形成一下重布层于实质上共面，下重布层电性连接于中介层组件与半导体芯片的主动面。

为了对本发明的上述及其它方面有更佳的了解，下文特举至少一实施例，并配合附图，作详细说明如下：

附图说明

图1绘示依照本发明的堆栈半导体组件的剖视图。

图2绘示依照本发明一实施例的图1的半导体封装件中A-A面的剖视图。

图3绘示中介层的多种导通孔实施例的剖视图。

图4A至4B绘示依照本发明的一实施例的包括中介层的半导体封装件的局部的剖视图。

图5绘示依照本发明的一实施例的中介层的一底面的示意图。

图6绘示依照本发明一实施例的包括邻近半导体装置的背面的数个导通孔的半导体装置的剖视图。

图7绘示依照本发明的实施例的半导体封装件的上视剖面图。

图8A至图8G绘示依照本发明一实施例的形成半导体封装件的一方法。

主要组件符号说明：

100：堆栈封装组件

102、402、602、702：半导体装置

104：主动面

116、172、472、872：下表面

106、118、173：上表面

108：侧面

111：芯片接合垫

114、714：封装体

130、132、133：介电层

136、137、138、139、146、171：开孔

150、152：图案化导电层

151、153：重布层