[发明专利]薄膜晶体管及其制造方法

说明书

技术领域

本发明提供一种薄膜晶体管及制造该薄膜晶体管的方法。更具体而言，示例实施方式涉及具有改进的驱动特性的薄膜晶体管以及制造该薄膜晶体管的方法。

背景技术

通常，显示面板包括显示基板和面对显示基板的相对基板，显示基板包括驱动像素的开关元件。开关元件可以是薄膜晶体管。薄膜晶体管包括栅电极、源电极、漏电极以及形成电连接源电极和漏电极的沟道的半导体图案。该半导体图案通常由非晶硅(a-Si)、多晶硅(poly-Si)或氧化物半导体形成。

非晶硅层可容易地形成在大尺寸基板上。然而，由于非晶硅层的电子迁移率为约0.5cm²/Vs，所以非晶硅层具有低驱动特性。另一方面，多晶硅层具有大于非晶硅层的在10至几百cm²/Vs范围内的电子迁移率。然而，为了形成多晶硅层，必须执行晶化非晶硅层的工艺。因此，难以在大尺寸基板上均匀地形成多晶硅层，并且用于形成多晶硅层的制造成本高昂。

随着显示装置的尺寸增加，信号线所需的长度增加，并且电阻也增加。电阻增加导致RC信号延迟。为了解决上述问题，信号线可由具有低电阻的材料形成。然而，具有适当物理和电性能的可用材料是有限的。为了防止RC信号延迟，必须减少使像素充上一电压所需的时间。因此，驱动像素的薄膜晶体管的半导体图案的电子迁移率必须高。然而，难以在大尺寸衬底上均匀地形成多晶硅层，而氧化物半导体具有相对低的可靠性。

发明内容

本发明提供一种具有提高的电子迁移率并能够施加到大尺寸显示装置的薄膜晶体管。

本发明还提供一种制造薄膜晶体管的方法。

一种薄膜晶体管，包括：栅电极，形成在基板上；半导体图案，与栅电极重叠；源电极，与半导体图案的第一端重叠；以及漏电极，与半导体图案的第二端重叠且与源电极间隔开。半导体图案包括非晶多元素化合物，该多元素化合物包括II B族元素和VI A族元素或者包括III A族元素和V A族元素，其中VI A族元素包括不包括氧。半导体图案具有不小于1.0cm²/Vs的电子迁移率。多元素化合物具有非晶相。

多元素化合物可包括GaAs、GaSb、GaBi、GaP、InP、InAs、InSb、InBi、CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、HgS、HgSe、HgTe、AlP、AlAs、AlSb或AlBi。

多元素化合物还可包括选自II A族元素、III B族元素、IV B族元素、VB族元素、VI B族元素、VII B族元素、I B族元素、IV A族元素和VIII B族元素构成的组中的至少一种。

多元素化合物还可包括碳、氧或氢原子，且碳、氧和氢原子的每种的含量为约1x10¹³原子/cm³至约1x10¹⁹原子/cm³。

在另一方面，一种薄膜晶体管包括半导体图案，该半导体图案包括多元素化合物，该多元素化合物包括II B族元素和VI A族元素或者包括III A族元素和V A族元素，其中VI A族元素包括不包括氧。多元素化合物具有包括非晶相和晶体相的混合相。

晶体相可包括具有约0.1nm至约1μm的晶粒尺寸的多个晶粒。

半导体图案的电子迁移率可为1.0cm²/Vs至3500cm²/Vs。

在另一方面，一种薄膜晶体管包括半导体图案，该半导体图案包括多元素化合物，该多元素化合物包括II B族元素和VI A族元素或者包括III A族元素和V A族元素，其中VI A族元素包括不包括氧。多元素化合物具有晶体相，该晶体相包括具有0.1nm至1μm的晶粒尺寸的多个晶粒。

本发明提供一种制造薄膜晶体管的方法。在该方法中，在基板上形成栅电极。在该基板上沉积多元素化合物的源从而形成半导体层，该多元素化合物包括II B族元素和VI A族元素或者包括III A族元素和V A族元素。该半导体层包括该多元素化合物。构图该半导体层从而形成与栅电极重叠的半导体图案。形成与半导体图案的第一端重叠的源电极，并形成与半导体图案的第二端重叠且与源电极间隔开的漏电极。

半导体层可通过脉冲激光沉积(PLD)方法、热蒸镀方法、分子束外延(MBE)方法、化学气相沉积(CVD)方法、金属有机化学气相沉积(MOCVD)方法或原子层沉积(ALD)方法形成。备选地，半导体层可通过等离子体增强化学气相沉积(PECVD)方法或等离子体增强金属有机化学气相沉积(PEMOCVD)方法形成。