[发明专利]信号延迟装置和方法

说明书

技术领域

本发明涉及通信技术领域，具体涉及信号延迟装置和方法。

背景技术

在通信应用中，为了实现信号同步或时间对准，通常需要对信号进行延迟。以基于时分多址(TDMA)的通信系统为例，TDMA是高精度时间同步系统，针对这种系统，中国移动公司开发了称为1PPS+TOD接口的高精度时间同步接口。然而，1PPS+TOD接口规范不是针对所有同步系统的统一接口规范。为了与其他接口(例如GPS，由Broadcom公司专门开发的broadsync接口)兼容，必须进行接口协议转换，而接口转换会带来由于转换处理时间导致的时间等待，这导致在一些情况下，1PPS脉冲不与整数秒的时间点对准，此时应当将1PPS延迟，以使1PPS与整数秒时间点对准。TOD信息可以携带时间偏移，例如，如果TOD值是2.05s，即，1PPS的上升沿是在2.05s，应当将1PPS延迟到3.00s。

已经提出了对1PPS信号进行延迟的一些方法。一种方法是基于本地时钟周期来重新创建1PPS信号，即，由本地或参考时钟对延迟时长进行计数，以延迟原始1PPS信号，得到延迟的1PPS信号。这种方法原理简单，且延迟时间尺度可以较大，但是延迟时间精度不够，一般会存在±一个时钟周期的误差，因为在这种情况下时间精度完全取决于本地参考时钟的频率精度和稳定性。另一种方法是采用可编程延迟链，将1PPS信号传递通过延迟链，同时该延迟链的延迟值可以受到从TOD信息获得的控制字的控制，从而实现所需的延迟。由于延迟链中每个延迟单元延迟值大约可以为150ps，因此可以实现较高的延迟时间精度。此时，延迟分辨率由延迟单元的传播延迟限定，延迟时间尺度较小。但是，如果所需延迟时间较长，则需要大量的延迟单元级联，随着级联级数目增加，延迟时间误差会累积，导致复杂的电路结构和较大的延迟误差。

因此，需要一种信号延迟技术，能够避免现有方法的不足，实现对信号的高精度延迟。

发明内容

根据本发明实施例，提出了一种信号延迟装置，能够将输入信号延迟预定时段，该信号延迟装置包括：

第一同步电路，利用参考时钟信号对输入信号进行同步，并输出同步后的输入信号，作为第一同步信号，所述第一同步信号相对于输入信号被延迟了第一时段；

计算电路，确定第一时段，并根据预定时段和第一时段计算第二和第三时段，其中，第一时段、第二时段与第三时段之和等于预定时段；

第一延迟电路，将第一同步信号延迟第二时段，并输出延迟后的第一同步信号，作为第一延迟信号；以及

第二延迟电路，将第一延迟信号延迟第三时段，获得第二延迟信号，作为将输入信号迟延预定时段后的信号。

根据本发明实施例，信号延迟装置还包括：

校正电路，利用输入信号对参考时钟信号的周期进行校正，并输出校正后的周期，作为校正周期；

其中，计算电路接收从校正电路输出的校正周期，并在计算中利用所述校正周期。

根据本发明实施例，提出了一种信号延迟方法，能够将输入信号延迟预定时段，该信号延迟方法包括如下步骤：

a.利用参考时钟信号对输入信号进行同步，并输出同步后的输入信号作为第一同步信号，所述第一同步信号相对于输入信号被延迟了第一时段；

b.确定第一时段，并根据预定时段和第一时段计算第二时段和第三时段，其中，第一时段、第二时段与第三时段之和等于预定时段；

c.将第一同步信号延迟第二时段，并输出延迟后的第一同步信号，作为第一延迟信号；以及

d.将第一延迟信号延迟第三时段，获得第二延迟信号，作为将输入信号迟延预定时段后的信号。

附图说明

通过下面结合附图说明本发明的优选实施例，将使本发明的上述及其它目的、特征和优点更加清楚，其中：

图1是根据本发明实施例的信号延迟装置的示意框图；

图2是图1所示信号延迟装置中的第一同步电路的示意框图；

图3是图1所示信号延迟装置中的计算电路的示意框图；

图4是根据本发明另一实施例的信号延迟装置的示意框图；

图5是图4所示信号延迟装置中的校正电路的示意框图；

图6是1PPS+TOD时间接口信号的示意图；

图7是说明1PPS信号延迟的原理示意图；

图8是根据本发明实施例的信号延迟装置的具体示例结构图；

图9是本发明实施例的信号延迟装置中采用的双边沿时间数字转换电路；