[发明专利]信号延迟装置和方法

权利要求书

1.一种信号延迟装置，能够将输入信号延迟预定时段，该信号延迟装置包括：

第一同步电路，利用参考时钟信号对输入信号进行同步，并输出同步后的输入信号，作为第一同步信号，所述第一同步信号相对于输入信号被延迟了第一时段；

计算电路，确定第一时段，并根据预定时段和第一时段计算第二和第三时段，其中，第一时段、第二时段与第三时段之和等于预定时段；

第一延迟电路，将第一同步信号延迟第二时段，并输出延迟后的第一同步信号，作为第一延迟信号；以及

第二延迟电路，将第一延迟信号延迟第三时段，获得第二延迟信号，作为将输入信号迟延预定时段后的信号。

2.根据权利要求1所述的信号延迟装置，其中，第一同步电路包括：

第一同步状态检测电路，采用输入信号对经过预定相移的参考时钟信号进行采样，根据采样结果，检测应当使用参考时钟信号的上升沿还是下降沿进行同步，得到指示应当使用参考时钟的上升沿还是下降沿进行同步的第一同步指示信号；以及

第一同步信号获得电路，利用参考时钟信号的上升沿和下降沿对输入信号进行同步，并在第一同步指示信号指示参考时钟信号的上升沿时，选择由参考时钟信号的上升沿进行同步后的输入信号，作为第一同步信号，而在第一同步指示信号指示参考时钟信号的下降沿时，选择由参考时钟信号的下降沿进行同步后的输入信号，作为第一同步信号。

3.根据权利要求2所述的信号延迟装置，其中，第一同步状态检测电路包括移相器和第一寄存器组，

移相器接收参考时钟信号并将其移相90度，

第一寄存器组包括串联的第一、第二和第三寄存器，

第一寄存器的时钟输入端接收输入信号，数据输入端接收来自移相器的移相后的参考时钟信号，输出端连接至第二寄存器的数据输入端，

第二寄存器的时钟输入端接收反相的参考时钟信号，输出端连接至第三寄存器的数据输入端，

第三寄存器的时钟输入端接收参考时钟信号，输出端输出所述第一同步指示信号。

4.根据权利要求2所述的信号延迟装置，其中，第一同步信号获得电路包括双边沿寄存器电路和多路选择器，

双边沿寄存器电路包括并联的第二和第三寄存器组，

第二寄存器组包括串联的第四和第五寄存器，其中，第四和第五寄存器的时钟输入端均接收参考时钟信号，第四寄存器的数据输入端接收输入信号，输出端连接至第五寄存器的数据输入端，第五寄存器的输出端连接至多路选择器的选择输入端之一；

第三寄存器组包括串联的第六和第七寄存器，其中，第六寄存器的时钟输入端接收反相的参考时钟信号，第六寄存器的数据输入端接收输入信号，输出端连接至第七寄存器的数据输入端，第七寄存器的时钟输入端接收参考时钟信号，输出端连接至多路选择器的另一选择输入端；

多路选择器的选择控制端接收来自第一同步状态检测电路的第一同步指示信号，输出端输出第一同步信号。

5.根据权利要求2所述的信号延迟装置，其中，计算电路包括：

第一时段计算电路，确定参考时钟信号的上升沿和下降沿相对于输入信号的延迟，并根据第一同步指示信号，选择参考时钟信号的上升沿或下降沿相对于输入信号的延迟作为第一时段；

第二时段计算电路，接收第一时段，如下计算第二时段T1：

T1＝FLOOR((Delay-T0)/T)*T，

其中，FLOOR是向下取整运算符，Delay表示所述预定时段，T0表示第一时段，T表示参考时钟信号的周期；

第三时段计算电路，接收第一时段以及第二时段，如下计算第三时段T2：

T2＝Delay-(T0+T1)。

6.根据权利要求1所述的信号延迟装置，其中，第一延迟电路包括基于参考时钟周期的延迟电路，以将第一同步信号延迟第二时段。

7.根据权利要求1所述的信号延迟装置，其中，第二延迟电路包括可编程延迟链，根据第三时段对延迟链进行编程，并通过编程后的延迟链将第二延迟信号延迟第三时段。