[发明专利]像素结构及其制作方法

说明书

技术领域

本发明涉及一种像素结构及其制作方法，且特别是涉及一种边界电场切换型(fringe field switching，FFS)显示器的像素结构及其制作方法。

背景技术

目前市场对于薄膜晶体管液晶显示面板(TFT liquid crystal display panel)皆朝向高对比、无灰阶反转、高亮度、高色饱和度、快速反应以及广视角等方向发展。常见的广视角技术包括：扭转向列型(twisted nematic，TN)液晶加上广视角膜(wide viewing film)、共平面切换型(in-plane switching，IPS)液晶显示面板、边界电场切换型液晶显示面板与多域垂直配向型(multi-domainvertical alignment，MVA)液晶显示面板。

以边界电场切换型液晶显示面板为例，其具有广视角以及低色偏等优点特性。在低温多晶硅边界电场切换型液晶显示面板的工艺中，在制作像素结构时，通常会使用到10至11道光掩模工艺(非晶硅边界电场切换型液晶显示面板工艺则为7至8道工艺)。如此一来，必须花费较多的工艺时间以及较高的成本，且工艺步骤也非常繁杂。

此外，在边界电场切换型液晶显示面板的像素结构中具有二层透明导电氧化层(例如铟锡氧化物(indium tin oxide，ITO)层)，且在形成第一层透明导电氧化层之前会先形成一层平坦层，然后再将第一层透明导电氧化层形成于平坦层上，以及于第一层透明导电氧化层上依序形成保护层(passivation layer)与第二层透明导电氧化层。因此，边界电场切换型液晶显示面板的像素结构会有较多层次的绝缘膜堆叠的问题，因而导致像素结构的光穿透率下降。

另外，在上述的边界电场切换型液晶显示面板的工艺中，在形成平坦层及第一层透明导电氧化层之后，通常会通过化学气相沉积工艺来形成保护层，因为化学气相沉积的高温工艺容易影响到其下方的平坦层而产生污染(如有机物、碳等)的问题。

发明内容

本发明提供一种像素结构，其具有较少的膜层。

本发明另提供一种像素结构的制作方法，其具有较少的工艺步骤。

本发明提出一种像素结构，其包括基板、薄膜晶体管、第一电极、平坦层以及第二电极。薄膜晶体管配置于基板上。薄膜晶体管具有漏极。第一电极配置于基板上，且第一电极覆盖并且接触漏极。平坦层配置于基板上，并且覆盖薄膜晶体管以及第一电极。平坦层具有对应于第一电极的凹陷。第二电极配置于平坦层上。第二电极包括相互平行的多个条状电极图案。这些条状电极图案位于凹陷内。

依照本发明实施例所述的像素结构，还包括图案化半导体层、栅绝缘层、图案化第一导电层、中间介电层(interlayer dielectric，ILD)以及图案化第二导电层。图案化半导体层配置于基板上。图案化半导体层包括半导体图案以及下电极图案，其中半导体图案具有沟道区以及位于沟道区两侧的源极区以及漏极区。栅绝缘层配置于基板上，并且覆盖半导体图案与下电极图案。图案化第一导电层配置于栅绝缘层上。图案化第一导电层包括栅极图案以及上电极图案，其中栅极图案位于沟道区的上方，而上电极图案位于下电极图案的上方。中间介电层配置于栅绝缘层上，并且覆盖栅极图案以及上电极图案。图案化第二导电层配置于中间介电层上。图案化第二导电层包括源极图案、漏极图案以及接垫图案。源极图案经由贯穿中间介电层与栅绝缘层的第一贯孔而电性连接至源极区，以作为薄膜晶体管的源极。漏极图案经由贯穿中间介电层与栅绝缘层的第二贯孔而电性连接至漏极区与下电极图案，以作为薄膜晶体管的漏极，且漏极图案的一部分与上电极图案重叠。接垫图案经由贯穿中间介电层的第三贯孔而电性连接至上电极图案。第一电极配置于中间介电层上，且第一电极覆盖并且接触漏极图案。平坦层配置于中间介电层上，并且覆盖源极图案、漏极图案、第一电极以及接垫图案。平坦层具有第四贯孔，此第四贯孔暴露出部分的接垫图案。第二电极经由第四贯孔而电性连接至接垫图案以及上电极图案。

依照本发明实施例所述的像素结构，上述的半导体图案与下电极图案相连接，而第二贯孔暴露出半导体图案与下电极图案的连接处，以使漏极图案同时电性连接到半导体图案与下电极图案。

依照本发明实施例所述的像素结构，上述的半导体图案例如为第一型掺杂，而下电极图案例如为第二型掺杂。

依照本发明实施例所述的像素结构，上述的第一型掺杂例如为N型掺杂，而第二型掺杂例如为P型掺杂。