[发明专利]用于控制层叠芯片的刷新操作的半导体系统、器件和方法

说明书

相关申请的交叉引用

本申请要求2010年7月8日提交的韩国专利申请No.10-2010-0065864的优先权，其全部内容通过引用并入本文中。

技术领域

本发明的示例性实施例涉及半导体设计技术，且更具体而言涉及用于控制多个层叠半导体芯片的刷新操作的系统、半导体器件和方法。

背景技术

一般而言，半导体存储单元通过周期性地激活字线来执行刷新操作以实质地维持数据。

然而，当半导体存储器件的多个存储体激活相应的字线时，峰值电流可能增加。

为了减小峰值电流，可以对存储体进行分组(例如，分成两个一组、四个一组等)，且然后一组接一组地进行操作。

例如，如果半导体存储单元包括八个存储体，则存储体BANK<0:7>可以同时地执行刷新操作，存储体BANK<0:7>可以被分成诸如存储体BANK<0:3>和存储体BANK<4:7>的两个组来执行刷新操作，或者存储体BANK<0:7>可以被分成存储体BANK<0:1>、存储体BANK<2:3>、存储体BANK<4:5>和存储体BANK<6:7>来执行刷新操作。

与此同时，对高集成的半导体器件的需求日益增加，通过减小线宽的按比例缩小(scaling-down)方法导致半导体器件的集成度提高。然而，近来，这种按比例缩小方法已到达技术极限。为了克服这种技术极限，正在开发各种类型的层叠封装技术。

具体地，已提出了使用贯穿半导体芯片而形成的导线(也称为穿通硅通孔(TSV))的层叠半导体封装。根据层叠半导体封装的已知制造方法，将半导体芯片贯穿而形成通孔，在通孔中填充导电材料以形成称为穿通硅通孔的电极，且上层的半导体芯片经由穿通硅通孔而与下层的半导体芯片电耦接。

图1是说明使用穿通硅通孔(TSV)的已知层叠半导体芯片封装的图。

参见图1，在这种半导体芯片封装中，由于层叠半导体芯片封装中的存储体的数量与从芯片的数量成比例增加，因此峰值电流可能增加且用于供应电源电压的电荷泵面积也可能增加。

发明内容

本发明的示例性实施例涉及一种用于控制层叠芯片来以不同的定时执行每个从芯片中的刷新操作的系统、半导体器件和方法。

根据本发明的一个示例性实施例，一种用于控制多个层叠半导体芯片的刷新操作的半导体系统包括：第一半导体芯片，被配置为将用于执行刷新操作的刷新信号和半导体芯片辨别信号输出；以及多个第二半导体芯片，被配置为响应于刷新信号和半导体芯片辨别信号以不同的定时来执行刷新操作。

根据本发明的另一个示例性实施例，一种用于控制多个层叠芯片的刷新操作的半导体器件包括：主芯片；和多个从芯片，被配置为响应于在刷新操作中用作存储体激活信号的第一延迟输入信号以不同的定时来执行刷新操作。

根据本发明的又一个示例性实施例，一种用于控制刷新操作的半导体器件包括：延迟控制电路，被配置为响应于半导体芯片辨别信号来将在刷新操作中用作存储体激活信号的第一输入信号延迟，并将延迟信号输出作为第二半导体的第一输出信号；以及结束信号发生电路，被配置为响应于表示最后的第二半导体的从芯片结束信号和所述最后的第二半导体的第一输出信号来产生表示存储体激活的结束的存储体激活结束信号。

根据本发明的再一个示例性实施例，一种用于控制多个层叠芯片的刷新操作的方法包括以下步骤：将用于激活存储体的存储体激活信号提供至多个从芯片；使用所提供的存储体激活信号来产生被延迟了特定的延迟量的第一输出信号，并响应于延迟的第一输出信号来执行相应的从芯片的刷新操作；将延迟的第一输出信号输入作为下一个从芯片的第一输入信号；以及重复地执行产生第一输出信号、执行刷新操作和输入延迟的输出信号的步骤。

附图说明

图1是说明使用穿通硅通孔(TSV)层叠的已知半导体芯片的图；

图2是说明根据本发明的一个示例性实施例的用于控制多个层叠芯片的刷新操作的半导体器件的图；

图3是说明根据本发明的一个示例性实施例的用于控制刷新操作的从芯片的一部分的详细结构的框图；

图4是说明根据本发明的一个示例性实施例的图3所示的延迟控制电路的电路图；

图5是说明根据本发明的一个示例性实施例的图3所示的模式选择电路的电路图；

图6是说明根据本发明的一个示例性实施例的结束信号发生电路的电路图；以及