[发明专利]用于控制层叠芯片的刷新操作的半导体系统、器件和方法

权利要求书

1.一种用于控制多个层叠半导体芯片的刷新操作的半导体系统，包括：

第一半导体芯片，所述第一半导体芯片被配置为输出用于执行刷新操作的刷新信号和半导体芯片辨别信号；以及

多个第二半导体芯片，所述多个第二半导体芯片被配置为响应于所述刷新信号和所述半导体芯片辨别信号以不同的定时来执行刷新操作。

2.如权利要求1所述的系统，其中，所述多个第二半导体芯片中的每个被配置为响应于在刷新操作中用作存储体激活信号的延迟的第一输入信号，来将刷新操作中的存储体的激活延迟。

3.如权利要求2所述的系统，其中，所述多个第二半导体芯片的所述第一输入信号被顺序地延迟。

4.如权利要求2所述的系统，其中，所述多个第二半导体芯片被配置为将延迟的所述第一输入信号输出至另一个第二半导体芯片。

5.如权利要求4所述的系统，其中，所述刷新信号、所述第一输入信号和所述半导体芯片辨别信号经由穿通硅通孔TSV被提供至所述多个第二半导体芯片。

6.如权利要求1所述的系统，其中，所述第一半导体芯片被配置为向所述多个第二半导体芯片提供在测试模式中用作刷新信号的测试刷新信号。

7.如权利要求1所述的系统，其中，所述多个第二半导体芯片中的一个被配置为产生表示存储体的操作完成的存储体结束信号，并将所述存储体结束信号提供至所述第一半导体芯片。

8.如权利要求1所述的系统，其中，所述多个第二半导体芯片中的每个包括：

延迟控制电路，所述延迟控制电路被配置为响应于所述半导体芯片辨别信号来将在刷新操作中用作存储体激活信号的第一输入信号延迟，并将延迟了的所述第一输入信号输出作为相应的第二半导体芯片的第一输出信号；以及

结束信号发生电路，所述结束信号发生电路被配置为响应于针对最后的第二半导体芯片的从芯片结束信号和所述最后的第二半导体芯片的第一输出信号来产生表示存储体激活的结束的存储体激活结束信号。

9.如权利要求8所述的系统，其中，所述第一半导体芯片被配置为接收所述存储体激活结束信号，并响应于所述存储体激活结束信号来结束刷新操作。

10.如权利要求8所述的系统，还包括模式选择电路，所述模式选择电路被配置为接收刷新信号、来自于所述第一半导体芯片的所述存储体激活信号和所述延迟控制电路的所述第一输出信号，并在刷新模式期间将所述第一输出信号输出作为模式选择输出信号，而在正常模式期间将所述存储体激活信号输出作为所述模式选择输出信号。

11.如权利要求8所述的系统，其中，所述延迟控制电路包括：

从芯片选择模块，所述从芯片选择模块被配置为响应于所述刷新信号、存储体激活信号、所述半导体芯片辨别信号和所述第一输入信号来输出与每个第二半导体芯片相对应的从芯片选择信号并将存储体激活信号或所述第一输入信号输出；

延迟模块，所述延迟模块被配置为将所述第一输入信号延迟特定的延迟量；以及

输出模块，所述输出模块被配置为响应于所述从芯片选择信号而选择性地将所述延迟模块的输出信号或所述从芯片选择模块的输出信号输出。

12.如权利要求11所述的系统，其中，所述延迟模块被配置为在测试模式中接收来自于所述第一半导体芯片的测试模式刷新信号，并将所述测试模式刷新信号延迟。

13.如权利要求8所述的系统，其中，所述结束信号发生电路包括与非门，所述与非门被配置为对所述从芯片结束信号和所述第二半导体芯片的所述第一输出信号执行“与非”运算。

14.一种用于控制多个层叠芯片的刷新操作的半导体器件，包括：

主芯片；以及

多个从芯片，所述多个从芯片被配置为响应于在刷新操作中用作存储体激活信号的延迟的第一输入信号而以不同的定时来执行刷新操作。

15.如权利要求14所述的半导体器件，其中，所述多个从芯片被配置为将延迟的所述第一输入信号输出至另一个从芯片。

16.如权利要求15所述的半导体器件，其中，所述多个从芯片中的每个被配置为响应于从芯片辨别信号，来将从其它从芯片输入的所述第一输入信号按层叠的次序顺序地延迟特定的延迟量。