[发明专利]具有侧结的半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2010年7月7日提交的韩国专利申请No.10-2010-0065264的优先权，而全部内容通过引用合并在本文中。

技术领域

本发明的示例性实施例涉及具有侧结(side-junction)的半导体器件和制造这种半导体器件的方法。

背景技术

当具有垂直晶体管结构的单元(cell)采用掩埋位线(BBL)时，每个掩埋位线BBL可以与两个单元相邻。对于被掩埋位线所驱动的单元，可以执行单侧接触(One-Side-Contact，OSC)工艺以在有源区中形成接触同时将另一个有源区隔离开。在下文，OSC工艺将被简单地称为侧壁接触工艺(sidewall contact process)。在利用侧壁接触工艺形成的垂直晶体管结构的单元中，每个有源区包括被沟槽隔离开的本体(body)和形成在本体之上的柱(pillar)。掩埋位线BBL填充本体之间的沟槽，且字线(或垂直栅极)被设置成与柱的侧壁相邻并沿着与掩埋位线BBL相交叉的方向延伸。字线在垂直方向上形成沟道。

根据侧壁接触工艺，将本体的侧壁的一部分暴露，以利用掩埋位线BBL来耦接有源区。然后，将掺杂剂注入或扩散到本体的侧壁的暴露部分内来形成结(junction)。掩埋位线BBL与本体经由所述结而电耦接。由于所述结仅形成在本体的一个侧壁上，因此将所述结称为单侧结(One-Side Junction，OSJ)。

当在掩埋位线BBL与侧结之间形成扩散阻挡层时，可能导致聚集(agglomeration)。针对这种问题，已研究出一种通过直接形成掺杂的多晶硅层而不形成扩散阻挡层来形成单侧结的方法。

图1A至图1C是说明利用侧壁接触工艺形成半导体器件的现有方法的截面图。

参见图1A，在衬底101上形成被沟槽102所隔离的多个本体103。在本体103之上形成硬掩模图案104。硬掩模图案104在形成有源区期间用作刻蚀阻挡层。

在每个本体103的两个侧壁上、在本体103之间的衬底101的表面上、以及在硬掩模图案104的表面上形成绝缘层。绝缘层包括内衬氧化物层105和内衬氮化物层106。

通过去除绝缘层的一部分来形成侧壁接触107。侧壁接触107是使本体103的仅一个侧壁的一部分暴露的单侧接触。

参见图1B，在衬底结构之上形成掺杂多晶硅层108，以将侧壁接触107和沟槽102间隙填充。在此，掺杂多晶硅层108被掺杂了用于形成侧壁接触的掺杂剂。例如，掺杂所述掺杂多晶硅层108的掺杂剂可以是N型杂质，诸如磷(P)。

参照图1C，将掺杂多晶硅层108平坦化并回蚀。结果，由平坦化和回蚀工艺所获得的掺杂多晶硅层图案将每个沟槽102的一部分间隙填充到使掺杂多晶硅层图案具有至少接触侧壁的高度的程度。

随后，执行退火工艺109。在此，用于将掺杂多晶硅层图案掺杂的掺杂剂被扩散到被侧壁所暴露的本体103的侧壁内，以便形成侧壁结110。

然而，当在形成掺杂多晶硅层图案的工艺期间掺杂剂被过度扩散时，可能会产生浮置体111从而以增加电位并造成与单元晶体管的操作有关的问题，诸如阈值电压降落。

发明内容

本发明的一个示例性实施例涉及一种防止因侧壁结的过度扩散而产生浮体的半导体器件，以及制造这种半导体器件的方法。

根据本发明的一个示例性实施例，一种制造半导体器件的方法包括以下步骤：形成多个本体，所述多个本体中的每个彼此被沟槽所隔离，且所述多个本体中的每个包括侧壁暴露于沟槽的扩散阻挡区域；形成将沟槽间隙填充的掺杂层；将掺杂层进行退火来在扩散阻挡区域的暴露的侧壁处形成侧壁结；以及形成与侧壁结相耦接的导线，以填充沟槽。

根据本发明的另一个示例性实施例，一种制造半导体器件的方法包括以下步骤：在衬底上执行离子注入工艺来形成扩散阻挡层；将衬底刻蚀到比所述扩散阻挡层低的深度来形成多个本体，所述多个本体中的每个彼此被沟槽所隔离，且所述多个本体中的每个包括所述扩散阻挡层的扩散阻挡区域，所述扩散阻挡区域的侧壁暴露于所述沟槽；形成绝缘层，穿过所述绝缘层形成侧壁接触以暴露扩散阻挡区域的侧壁；形成将沟槽间隙填充的掺杂层；将掺杂层进行退火来在扩散阻挡区域的暴露的侧壁处形成侧壁结；以及形成与侧壁结相耦接的掩埋位线，以填充沟槽的一部分。