[发明专利]具有侧结的半导体器件及其制造方法

权利要求书

1.一种制造半导体器件的方法，包括以下步骤：

形成多个本体，所述多个本体中的每个彼此被沟槽所隔离，且所述多个本体中的每个包括扩散阻挡区域，所述扩散阻挡区域具有暴露于所述沟槽的侧壁；

形成间隙填充所述沟槽的掺杂层；

将所述掺杂层进行退火来在所述扩散阻挡区域的暴露的所述侧壁处形成侧壁结；以及

形成与所述侧壁结相耦接的导线，以填充所述沟槽。

2.如权利要求1所述的方法，其中，形成多个本体的步骤包括以下步骤：

在衬底上执行离子注入工艺来形成所述扩散阻挡区域；和

将所述衬底刻蚀到比所述扩散阻挡区域低的深度来形成所述沟槽。

3.如权利要求1所述的方法，其中，所述扩散阻挡区域包含填隙杂质。

4.如权利要求3所述的方法，其中，形成多个本体的步骤包括以下步骤：

在衬底上执行离子注入工艺来形成所述扩散阻挡区域，其中，所述离子注入工艺包括以下步骤：将所述填隙杂质注入到所述扩散阻挡区域内，以在对所述掺杂层进行退火时抑制来自于所述掺杂层的掺杂剂扩散到所述扩散阻挡区域内。

5.如权利要求4所述的方法，其中，所述掺杂剂包括磷，而所述填隙杂质包括碳。

6.如权利要求3所述的方法，其中，所述填隙杂质包括碳。

7.如权利要求1所述的方法，其中，所述掺杂层包括掺杂多晶硅层。

8.如权利要求1所述的方法，其中，所述掺杂层包括掺杂了磷的多晶硅层。

9.如权利要求1所述的方法，还包括以下步骤：

在形成所述多个本体之后，形成具有侧壁接触的绝缘层以暴露所述扩散阻挡区域的侧壁。

10.如权利要求1所述的方法，其中，所述多个本体包括硅本体，而所述导线包括金属位线。

11.一种制造半导体器件的方法，包括以下步骤：

在衬底上执行离子注入工艺来形成扩散阻挡层；

将所述衬底刻蚀到比所述扩散阻挡层低的深度来形成多个本体，所述多个本体中的每个彼此被沟槽所隔离，且所述多个本体中的每个包括所述扩散阻挡层的扩散阻挡区域，所述扩散阻挡区域的侧壁暴露于所述沟槽；

形成绝缘层，穿过所述绝缘层形成侧壁接触以暴露出所述扩散阻挡区域的所述侧壁；

形成间隙填充所述沟槽的掺杂层；

将所述掺杂层进行退火来在所述扩散阻挡区域的暴露的所述侧壁处形成侧壁结；以及

形成与所述侧壁结相耦接的掩埋位线，以填充所述沟槽的一部分。

12.如权利要求11所述的方法，还包括以下步骤：

在形成所述掩埋位线之后，刻蚀每个本体的上部来形成多个柱；以及

形成在与所述掩埋位线交叉的方向上沿所述柱的侧壁延伸的垂直字线。

13.如权利要求11所述的方法，其中，在形成所述扩散阻挡层的步骤中，向所述衬底内离子注入填隙杂质。

14.如权利要求13所述的方法，其中，所述填隙杂质包括碳。

15.如权利要求11所述的方法，其中，所述掺杂层包括掺杂多晶硅层。

16.如权利要求11所述的方法，其中，所述掺杂层包括掺杂了磷的多晶硅层。

17.如权利要求11所述的方法，其中，所述多个本体包括硅本体。

18.一种半导体器件，包括：

多个本体，所述多个本体中的每个彼此被沟槽所隔离，且所述多个本体中的每个包括扩散阻挡区域，所述扩散阻挡区域的侧壁暴露于所述沟槽；

绝缘层，穿过所述绝缘层形成侧壁接触以暴露出所述扩散阻挡区域的暴露的所述侧壁；

侧壁结，所述侧壁结形成在所述扩散阻挡区域的暴露的所述侧壁处；

掩埋位线，所述掩埋位线与所述侧壁结相耦接并填充所述沟槽的一部分；

多个柱，所述多个本体分别形成在所述多个本体之上；以及

垂直字线，所述垂直字线在与所述掩埋位线交叉的方向上沿所述柱中的每个的侧壁延伸。

19.如权利要求18所述的半导体器件，其中，所述扩散阻挡区域包括填隙杂质。