[发明专利]高速缓存系统无效
申请号: | 201110037745.1 | 申请日: | 2011-02-10 |
公开(公告)号: | CN102156676A | 公开(公告)日: | 2011-08-17 |
发明(设计)人: | 平野孝仁 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 杜诚;陈炜 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速缓存 系统 | ||
1.一种高速缓存系统,包括:
计算单元;
一级高速缓冲存储器,其被配置为在所述计算单元之间输入和输出数据;其中,
所述一级高速缓冲存储器包括多端口存储器单元,每个多端口存储器单元包括:
存储单元,其存储具有第一数据大小的单元数据;
写入单元,其将经由输入端口寄存器顺序输入的多个单元数据同时写入到所述存储单元的连续位置;以及
输出单元,其读出由所述写入单元写入所述存储单元的所述多个单元数据,并将其输出到多个输出端口寄存器;
其中,当将具有作为第一数据大小的任意多倍的第二数据大小并且被分割为单元数据的数据写入所述一级高速缓冲存储器中时,通过进行第一写入操作和第二写入操作将数据存储在不同的多端口存储器单元中,所述第一写入操作将顺序的单元数据写入到所述多端口存储器单元的子集中的所述输入端口寄存器中,所述第二写入操作将所述顺序的单元数据写入到所述多端口存储器单元的另一子集中的所述输入端口寄存器中;并且
当从所述一级高速缓冲存储器读出数据时,通过进行第一读取操作和第二读取操作,从不同的多端口存储器单元读出数据,所述第一读取操作从所述多端口存储器单元的子集的所述输出端口寄存器读取顺序的单元数据,所述第二读取操作从所述多端口存储器单元的剩余子集的所述输出端口寄存器读取顺序的单元数据。
2.根据权利要求1所述的高速缓存系统,还包括:
二级高速缓冲存储器,其被配置为在所述一级高速缓冲存储器之间输入和输出数据。
3.根据权利要求1所述的高速缓存系统,还包括:
地址生成单元,其生成用于读出所述第二数据大小的数据的地址,并且生成用于读出存储在所述多端口存储器单元中的单元数据的第一地址;以及
地址转换单元,其转换由所述地址生成单元生成的地址,并且将由所述地址生成单元生成的所述第一地址转换为用于读出接在所述多端口存储器单元中存储的所述单元数据之后的单元数据的第二地址。
4.根据权利要求3所述的高速缓存系统,还包括:
选择器,其基于从所述地址生成单元或者所述地址转换单元提供的地址选择从各个多端口存储器单元中的输出端口输出的任意单元数据;
其中,将存储在所述多端口存储器单元中的、由所述选择器选择的所述单元数据以所述第二数据大小为单元顺序输出到所述计算单元。
5.根据权利要求3所述的高速缓存系统,还包括:
第一选择器,其基于从所述地址生成单元或所述地址转换单元提供的地址选择从各个多端口存储器单元中的输出端口输出的特定单元数据;以及
第二选择器,其根据路选择指令选择与由任意所述第一选择器选择的路数相等的特定单元数据;
其中,将存储在所述多端口存储器单元中的、由所述第二选择器选择的所述单元数据以所述第二数据大小为单元顺序输出到所述计算单元。
6.一种高速缓存系统,包括:
一级高速缓冲存储器,其被配置为在计算单元之间输入和输出数据,所述一级高速缓冲存储器包括多端口存储器单元,所述多端口存储器单元中的每个包括:
存储单元,其存储具有第一数据大小的单元数据;
写入单元,其将顺序输入的多个单元数据同时写入到所述存储单元的连续位置;以及
输出单元,其读出并输出被写入所述存储单元的单元数据;
其中,当将具有作为所述第一数据大小的任意多倍的第二数据大小并且被分割为单元数据的数据写入所述一级高速缓冲存储器中时,通过将顺序的单元数据写入到所述多端口存储器单元的子集中,并且将其它顺序的单元数据写入到所述多端口存储器单元的另一子集中,来将所述数据存储在不同的多端口存储器单元中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110037745.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种播种机
- 下一篇:直流电源远程监控系统