[发明专利]等离子体处理系统中的选择性控制

说明书

本申请是申请号为200480040955.4，申请日为2004年12月21日，申请人为朗姆研究公司，名称为“等离子体处理系统中的选择性控制”的专利申请的分案申请。

技术领域

本发明总的来说涉及基片制造技术，具体地，涉及用于在等离子体处理系统中优化离子能量控制的方法和设备。

背景技术

在例如半导体晶片或玻璃面板等用于平板显示器制造的基片的处理中，经常使用等离子体。例如，作为基片处理(化学汽相沉积、等离子体增强型化学汽相沉积、物理汽相沉积等)的部分，将基片分成多个模片(die)或矩形区域，其中，每个模片或矩形区域都将变成集成电路。接着，通过一系列步骤处理基片，其中有选择地去除(蚀刻工艺)并沉积(沉积工艺)材料，以在其上形成电子元件。

通过在基片上的介电层上形成导电图样来顺序生成集成电路。在示意性的等离子体处理中，在蚀刻前，用硬化感光乳剂薄膜(即，例如光刻胶掩模)涂覆基片。接着，选择性地去除硬化感光乳剂的区域，以露出下层的部分。接着，将基片放在被称为卡盘的基片支撑结构上的等离子体处理室中，该基片支撑结构包括单极或双极电极。接着，使适当的蚀刻剂源气体(例如，C₄F₈、C₄F₆、CHF₃、CH₂F₃、CF₄、CH₃F、C₂F₄、N₂、O₂、Ar、Xe、He、H₂、NH₃、SF₆、BCl₃、Cl₂等)流入室中，并且由一组RF频率轰击，以形成用于蚀刻基片的露出区域的等离子体。通过调整RF频率组来控制等离子体中的离子能量的量，从而优化蚀刻处理。

在称为双镶嵌的普通基片制造方法中，介电层由填充通孔的导电插塞电连接。通常，在介电层中形成开口，接着用传导材料(例如，铝(Al)、铜(Cu)等)填充，以允许两组导电图样之间的电接触。这样，建立了基片上的两个有源区(例如，源区/漏区)之间的电接触。通常通过化学机械抛光(CMP)去除介电层的表面上的多余的导电材料。

通常存在两种制造双镶嵌基片的方法：先通孔(Via-First)和先沟槽(Trench-First)。在先通孔方法的一个实例中，首先用光刻胶涂覆基片，然后光刻图样化通孔。接着，各向异性蚀穿表面盖罩(cap)材料，并且向下蚀穿基片的低K层，并且停止于氮化硅阻挡(barrier)上，刚刚在下面金属层上方。接着，除去通孔光刻胶层，并且涂覆并光刻图样化沟槽光刻胶。将一些光刻胶留在通孔底部，并防止下部通孔在沟槽蚀刻处理中过蚀刻。接着，第二各向异性蚀透表面盖罩材料，并向下蚀刻低K材料到期望的深度。这种蚀刻形成沟槽。接着，除去光刻胶，且利用非常软的低能蚀刻将位于通孔底部的氮化硅阻挡开口(open)，这种蚀刻不会使得下层的铜溅射进通孔。如上所述，使用导电材料(例如，铝(Al)、铜(Cu)等)填充沟槽和通孔，并且通过化学机械抛光(CMP)抛光。尽管先通孔方法已经被广泛用于小尺寸装置，因为它避免了在通孔形成前形成沟槽时出现的光刻胶淤积现象，但是它也易于遭受光刻胶侵蚀(poisoning)。

可选方法是先沟槽。在一个实例中，用光刻胶涂覆基片，并施加沟槽光刻图样。接着，在除去光刻胶之后，各向异性干蚀刻接着穿透表面硬掩模(通常还是SiN、TiN、或TaN)。将另一种光刻胶涂覆到沟槽硬掩模上，接着光刻图样化通孔。接着，第二各向异性蚀刻接着穿透盖罩层，部分向下蚀刻进入低K材料。这种蚀刻形成了部分通孔。接着，利用硬掩模除去光刻胶，以在通孔上进行沟槽蚀刻。接着，沟槽蚀刻穿透盖罩层，部分向下蚀刻低K材料到理想深度。这种蚀刻也清洁了通孔，同时停止在位于通孔底部最终阻挡上。接着利用特定蚀刻使底部阻挡开口。与先通孔技术不同，光刻胶的侵蚀非常少。

然而，使用目前的等离子体处理技术(其中亚微米通孔触点和沟槽具有高纵横比)可能难以满足基片上的高电路密度逐步增长的要求。新型低k薄膜和合成薄膜堆叠的使用对于介电质蚀刻处理工艺及设备提出了一系列新的挑战。