[发明专利]快闪存储器结构及其制造与操作方法

权利要求书

1.一种三维堆叠AND型快闪存储器结构，包括：

多个存储单元平面，设置成三维排列，且每个该存储单元平面包括多条字线和多个电荷捕捉复合层交错排列，使相邻的两字线以设置其中的每个该电荷捕捉复合层相互间隔开；

多个位线组和多个源极线组，交错排列且垂直于该多个存储单元平面设置；以及

多个沟道组和多个绝缘柱体组，交错排列并垂直于该多个存储单元平面设置，且每个该沟道组设置于相邻的该位线组和该源极线组之间。

2.如权利要求1所述的结构，其中该位线组设置于相邻的该绝缘柱体组和该沟道组之间，且该绝缘柱体设置于相邻的该源极线组和该位线组之间。

3.如权利要求1所述的结构，其中每个该位线组包括多个埋入位线部，且该多个埋入位线部分别位于相邻的该多个存储单元平面之间。

4.如权利要求3所述的结构，其中每个该源极线组包括多个埋入源极线部，且该多个埋入源极线部分别位于相邻的该多个存储单元平面之间。

5.如权利要求4所述的结构，其中每个该沟道组包括多个垂直沟道区，且每个该垂直沟道区设置于相邻的该埋入位线部和该埋入源极线部之间。

6.一种三维堆叠AND型快闪存储器结构的制造方法，包括：

提供基板；

交替地形成多个栅极层和多个绝缘层于该基板上；

图案化该多个栅极层和该多个绝缘层，以形成多个字符堆叠体，且图案化后每个该字符堆叠体包括交替设置的图案化栅极层和图案化绝缘层，该多个图案化栅极层作为多条字线且被图案化绝缘层隔开；

形成电荷捕捉复合层于该多个字符堆叠体上，并衬里式地覆盖该多个字符堆叠体的侧壁，且形成多个沟槽分别位于衬有该电荷捕捉复合层的该多个字符堆叠体之间；

沉积导电层于该多个字符堆叠体上并填满该多个沟槽；

图案化该导电层以形成多个位元堆叠体，且该多个位元堆叠体交互地被多个间隙所隔开；以及

于每个该位元堆叠体的两侧分别形成两掺杂区，且沟道垂直地设置在该两掺杂区之间，其中相邻的该多个位元堆叠体相互隔绝。

7.如权利要求6所述的制造方法，其中在图案化该导电层以形成该多个位元堆叠体的步骤后，暴露出该电荷捕捉复合层的部分表面。

8.如权利要求7所述的制造方法，其中于每个该位元堆叠体的两侧分别形成两该掺杂区的步骤中，包括：

对于每个该位元堆叠体的两侧和位于该多个相邻位元堆叠体之间该间隙处的该电荷捕捉复合层的暴露表面部分进行掺杂，以在每个该位元堆叠体的两侧形成两间隔物以作为位线和源极线，并在该多个相邻位元堆叠体之间的该间隙处形成底部间隔物；

去除位于该多个相邻位元堆叠体之间该间隙处的该底部间隔物，以隔绝该多个位元堆叠体，其中去除该底部间隔物后，暴露出该电荷捕捉复合层的部分表面。

9.一种快闪存储器结构的操作方法，包括：

提供三维堆叠AND型快闪存储器结构，该结构包括多个存储单元平面设置成三维排列、多个位线组、多个源极线组、多个沟道组和多个绝缘柱体组，且每个该存储单元平面包括多条字线和多个电荷捕捉复合层交错排列，使相邻的两字线以设置其中的每个该电荷捕捉复合层相互间隔开，该多个位线组和该多个源极线组交错排列且垂直于该多个存储单元平面设置，该多个沟道组和该多个绝缘柱体组交错排列并垂直于该多个存储单元平面设置，且每个该沟道组设置于相邻的该位线组和该源极线组之间；

选择存储单元，且该存储单元位于该多个存储单元平面其中之一平面处；

于所选择的该存储单元所在的该存储单元平面处，各施加操作电压于紧邻该存储单元的两字线，以导通紧邻该存储单元的该两字线；

关闭邻近导通的该两字线外侧的两该沟道至少其中之一；以及

施加相应电压于所选择的该多个位线组和该多个源极线组至少其中之一组，而施以0V电压于其余未选择的该多个位线组和该多个源极线组。

10.如权利要求9所述的操作方法，其中于导通的该两字线的外侧具有两邻近沟道，通过施加负偏压于对应的字线以完全关闭该两邻近沟道至少其中之一。