[发明专利]FPD模块组装装置无效
| 申请号： | 201110034751.1 | 申请日： | 2011-01-31 |
| 公开（公告）号： | CN102170768A | 公开（公告）日： | 2011-08-31 |
| 发明（设计）人： | 玉本淳一;铃木昌光 | 申请（专利权）人： | 株式会社日立高新技术 |
| 主分类号： | H05K13/00 | 分类号： | H05K13/00;H05K13/04 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | fpd 模块 组装 装置 | ||
1.一种FPD模块组装装置，按处理工序顺序从上游向下游排列配置处理台，将显示基板从上游侧依次输送至下游侧并在上述显示基板上安装电子部件，该FPD模块组装装置的特征在于，
具有进行相同处理的多个处理台，
多个上述处理台包括第一缓冲处理台，该第一缓冲处理台配置在多个上述处理台中的上游侧，在进行相同处理的多个上述处理台的处理时间比装置整体的生产线节拍长的情况下，该第一缓冲处理台不进行处理，只进行上述显示基板的输送处理，并能够使上述显示基板暂时等待，
多个上述处理台具有输送单元，该输送单元将由比多个上述处理台更靠近上游侧的处理台进行的处理结束后的上述显示基板依次输送到多个上述处理台中的处于空闲状态的最下游侧的处理台。
2.根据权利要求1所述的FPD模块组装装置，其特征在于，
设置有第二缓冲处理台，该第二缓冲处理台配置在多个上述处理台的下游侧，只进行上述显示基板的输送处理来调整排出上述显示基板的定时。
3.根据权利要求1或2所述的FPD模块组装装置，其特征在于，
多个上述处理台是将TAB压接固定至上述显示基板的正式压接处理台和/或将PCB连接至上述显示基板的PCB连接处理台。
4.根据权利要求1或2所述的FPD模块组装装置，其特征在于，
上述显示基板在多个处理台中的某一个处理台中被实施处理。
5.根据权利要求3所述的FPD模块组装装置，其特征在于，
上述显示基板在多个处理台中的某一个处理台中被实施处理。
6.根据权利要求1或2所述的FPD模块组装装置，其特征在于，
多个上述处理台交替地进行上述显示基板的输送动作和对上述显示基板进行处理的处理动作。
7.根据权利要求3所述的FPD模块组装装置，其特征在于，
多个上述处理台交替地进行上述显示基板的输送动作和对上述显示基板进行处理的处理动作。
8.根据权利要求4所述的FPD模块组装装置，其特征在于，
多个上述处理台交替地进行上述显示基板的输送动作和对上述显示基板进行处理的处理动作。
9.根据权利要求5所述的FPD模块组装装置，其特征在于，
多个上述处理台交替地进行上述显示基板的输送动作和对上述显示基板进行处理的处理动作。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立高新技术，未经株式会社日立高新技术许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110034751.1/1.html，转载请声明来源钻瓜专利网。
