[发明专利]系统级扇出晶圆封装结构

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种系统级扇出晶圆的封装结构。

背景技术

晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。

按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。

发明内容

本发明解决的技术问题是：提供一种系统级的扇出晶圆封装结构。

一种系统级扇出晶圆封装结构，其特征在于，包括：载板及其表面的胶合层；功能面贴于所述胶合层上的芯片和无源器件；还包括形成于载板贴有芯片和无源器件的一面用于封装固化的封料层。

可选的，所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。

可选的，封料层105的厚度应该大于各个芯片103与无源器件104中最厚的一个的厚度。

可选的，所述无源器件包括电容、电阻和电感。

可选的，所述封料层的材料为环氧树脂。

可选的，所述胶合层为UV胶。

可选的，所述芯片包括多个不同的芯片。

可选的，所述载板为玻璃载板。

本发明还提供了一种系统级扇出晶圆封装结构，包括：封料层，以及封装固化于所述封料层中的芯片、无源器件；所述封料层表面露出芯片以及无源器件的功能面；形成于封料层表面与所述芯片以及无源器件功能面电连接的金属再布线层；形成于所述封料层表面的保护膜层，所述保护膜层具有露出所述金属再布线层的开口；形成于所述开口内与所述金属再布线层连接的球下金属层；形成于所述球下金属层上的金属锡球。

与现有技术相比，本发明请求保护的系统级扇出晶圆封装结构中，芯片和无源器件是集成整合后再一并封装的，因此是包含整体系统功能而非单一的芯片功能的封装产品，相比现有的系统级封装结构，由于具有高集成度，更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。

附图说明

图1为本发明所述系统级扇出晶圆封装结构的剖面示意图；

图2为本发明实施例的系统级扇出晶圆封装结构的封装方法流程图；

图3至图10为图2所示流程中封装结构示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。