[发明专利]6英寸POWERMOS管外延层的制造方法

说明书

技术领域

本发明涉及一种6英寸POWERMOS管外延层的制造方法。

背景技术

随着电子器件的发展，作为可以控制大电流、高电压的器件正广泛投入实际应用。POWERMOS就是由此而产生的一种器件，由于控制精确而倍受青睐，但6英寸POWERMOS外延相对与一般的外延来说，外延层厚、电阻率高，其表面积又比较大，是4英寸的2.25倍、5英寸的1.44倍，因此对外延片有特殊要求和标准。

POWERMOS外延片的结构，就是在N+衬底上生长一层电阻率高的外延层（N+/N），普通的外延工艺是无法实现的，如果采用“硅转移（mass-transfer）”工艺，基座上的硅会很不均匀的转移到硅片背面，平整度无法满足现在STEP光刻机的要求。所以我们对衬底片提出了要求，选用了重掺SB、AS的N型两种抛光片，电阻率分别为：0.007~0.02Ωcm、0.001~0.004Ωcm，背封层分别为：LTOSiO₂（8000±800埃）、PLOY（8000±800埃）+LTOSiO₂（8000±800埃）。边缘氧化层去除宽度1.0~2.0mm，衬底晶向均为<100>。由于衬底片都为重掺的，表层中的杂质在高温下蒸发又通过气相掺入正在生长的外延层中，就会产生自掺杂现象。常用的杂质扩散系数：P>B>AS>SB。在这种情况下要生长电阻率均匀性好的且过渡区又能得到有效控制的外延层，是相当困难的，POWERMOS管外延片材料要求是电阻率分布的均匀性≤5%，过渡区能够控制在总厚度的10%左右。理想的外延层与衬底的界面过渡区是陡峭的，然而在自掺杂的现象下，已经影响到了过渡区的分布。

主要有以下两种情况：1、衬底中的高浓度杂质原子向外延层固态扩散；2、衬底中的高浓度杂质从衬底边缘、背面和正面蒸发，又掺杂外延层。对于外延生长阶段，在外延生长初期，存储在滞留层中的杂质与硅原子一道通过扩散运输到外延生长层表面，然后经过吸附—解吸的表面反应结合进入生长的外延层。因在预加热阶段在滞留层存储了大量的从衬底蒸发出的杂质原子，所以在外延生长初期自掺杂现象最严重。随着外延生长的进行，衬底上表面被外延层所覆盖，正表面杂质蒸发被抑制，正面因杂质蒸发而产生的自掺杂现象消失了。这时杂质蒸发主要通过背面，全部外延过程中背面杂质蒸发的最多，对自掺杂贡献最大。由于自掺杂现象，导致过渡区加宽，从而减少外延层的有效性厚度。同时导致中间的电阻率比边缘的电阻率要大，中间的过渡区比边缘的过渡区要窄，其结果是：整片器件的击穿电压BVDSS和导通电阻RDSON分布的均匀性差，造成了器件成品率的下降。这就需要提高外延参数的控制，必须要优化外延工艺。

发明内容

本发明的目的在于提供一种6英寸POWERMOS管外延层的制造方法，该方法在高温情况下最大限度抑制了自掺杂现象，有效的阻挡衬底杂质向外延层扩散和掺杂，从而保证了电阻率的均匀性和过渡区的宽度，使器件的击穿电压BVDSS和导通电阻RDSON都达到要求。

本发明的技术方案在于：一种6英寸POWERMOS管外延层的制造方法，其特征在于：按以下步骤进行：

1）选择合适的POWERMOS管衬底片，并进行一定的前处理；

2）对衬底片在一定温度下进行HCL气相腐蚀；

3）进行第一次H₂变速吹扫；

4）在衬底片上淀积一层厚度为1-2 um的无掺杂本征层；

5）进行第二次H₂变速吹扫；

6）在本征层上形成第二外延层。

所选择的POWERMOS管衬底片为重掺SB的N型抛光片，其衬底电阻率为0.007--0.02Ωcm，背封层为LTOSiO₂，厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0~2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm²。

所选择的POWERMOS管衬底片为重掺AS的N型抛光片，衬底电阻率为0.001~0.004Ωcm，背封层为PLOY+LTOSiO₂，其中PLOY的厚度为8000±800埃，LTOSiO₂的厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0~2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm²。