[发明专利]一种制造具有外延沉积层的由硅构成的半导体晶片的方法

说明书

本发明涉及一种在外延反应器中制造具有外延沉积层的由硅构成的半导体晶片的方法，所述方法包含如下步骤：

引导刻蚀气体通过外延反应器，从而通过刻蚀气体作用移除外延反应器内的表面上的残留物；

引导第一沉积气体通过外延反应器，从而在外延反应器内的表面上沉积硅；

在外延反应器的基座上放置由硅构成的基体晶片；以及

引导第二沉积气体，在基体晶片上沉积层外延层。

举例而言，在EP1533836A1中描述了同样含有这些步骤的方法。因此，将在基体晶片上沉积硅的过程中以未控制的方式沉积到外延反应器内的表面上的残余物从这些表面上移除是有利的，适当的情况下也是必要的。此步骤(即下文所涉及的腔体刻蚀)被或多或少的采用，通常取决于污染物程度和所需求的质量。如果在基体晶片上外延沉积的涂层为20μm或者更厚，或者是有特别高质量的需求，权益之计是在一个基体晶片上沉积外延层之后，在下一基体晶片沉积前采用腔体刻蚀。另外方面，腔体刻蚀还可以较少频率地进行，例如发生在每2至8个涂布基体晶片之后。EP1533836A1也提出引导沉积气体通过外延反应器，在外延反应器内的刻蚀表面涂布硅薄膜。硅薄膜密封表面，并阻止随后的涂布基体晶片过程中从表面扩散的污染物进入生长的外延层。在腔体刻蚀后外延反应器内的表面上的硅薄膜的沉积在下文指腔体涂布。

DE 102005045337A1描述了，腔体刻蚀对于随后涂布外延层的基体晶片的平整度具有不利效果。因此，尤其是此半导体晶片的局部平整度会受到损害。因此，推荐在腔体刻蚀后基座进行亲水化，其通过将亲水性晶片放置在基座上一小段时间。该工艺不利之处在于需要专设一方法步骤来亲水化基座。

腔体刻蚀还对于随后涂布外延层的基体晶片的少数电荷载流子的寿命 具有不利效果。半导体晶片少数电荷载流子的寿命取决于“微波光导衰退(μ-PCD)”，其相比较在基体晶片涂布前省略腔体刻蚀以及腔体涂布会显著地更短。

腔体刻蚀另外对基座，特别是升降销(嵌入在基座底部，用于升起和放低晶片)具有腐蚀效果。由于腐蚀导致的磨损，因此基座和升降销需要相对频繁的进行更换。

所以，本发明目的是要减少与腔体刻蚀相关的缺点，并且不用牺牲相关的优点，同时还不引入新的缺点。

所述目的通过一种制造具有外延沉积层的由硅构成的半导体晶片的方法实现，所述方法包括：

在外延反应器的基座上放置挡片(dummy wafer)；

导入刻蚀气体通过外延反应器，以便通过刻蚀气体作用移除外延反应器内的表面上的残留物；

导入第一沉积气体通过外延反应器，从而在外延反应器内的表面上沉积硅；

将挡片替换为由硅构成的基体晶片；以及

导入第二沉积气体，从而在基体晶片上沉积外延层。

以下将结合附图对本发明进行详细说明。

图1显示在比较例中所得半导体晶片背面的形貌图片；

图2显示在实施例中所得半导体晶片背面的形貌图片；

图3显示在比较例中所得半导体晶片背面边缘区域的缺陷图片；

图4显示在实施例中所得半导体晶片背面边缘区域的缺陷图片；

图5显示沿着比较例中所得半导体晶片直径方向的外延沉积层厚度的图表；

图6显示沿着实施例中所得半导体晶片直径方向的外延沉积层厚度的图表。

不同于上文所述先前技术描述的方法，本发明在腔体刻蚀过程和腔体涂布过程中提供放置于基座上的挡片。该工艺带来相关的多个优点。在腔体刻蚀和腔体涂布以后，具有外延沉积层的第一半导体晶片少数电荷载流子的寿命长于腔体刻蚀和腔体涂布过程中省略挡片的情况。同样的，也降 低了基座以及固定销(holding pins)的磨损。在腔体刻蚀和腔体涂布过程中，挡片挡住了基座的大部分。通常的，腔体刻蚀期间包含于刻蚀气体中的氯化氢、很少能够或者根本不能够到达基座的被遮挡部位，尤其是所结合的升降销。因此被挡片遮挡的基座部分，在腔体刻蚀过程中远离刻蚀气体的腐蚀影响。在随后的腔体涂布过程中，挡片仍位于基座上，导致硅薄膜也不沉积到挡片阻挡的基座部分上。这样就形成了多种有益效果，因为避免了以下方面。

如果在腔体刻蚀和腔体涂布过程中省略挡片，那么在腔体涂布后，基座覆盖有被氯化氢污染的硅薄膜。在具有外延层基的基体晶片正面涂布时，氯化氢从薄膜扩散入沉积的外延层中，导致了所观察到的少数电荷载流子寿命缩短。