[发明专利]半导体装置

说明书

技术领域

本发明涉及集成电路，尤其涉及一种包含硅中介物(silicon interposer)的三维集成电路及其制造方法。

背景技术

自集成电路发明以来，由于各种电子元件(也即晶体管、二极管、电阻、电容等)的集积度不断地改良，半导体产业已经历持续且快速的成长。主要来说，这些集积度的改良来自于重复地微缩芯片最小尺寸，使更多的元件能整合至单位面积内。

此种整合的改良本质上仍为二维(2D)的，由元件集积所覆盖的体积基本上仅在半导体晶片的表面。虽然光刻技术的大幅进步使二维集成电路制造有显著的改良，在二维中所能达到的密度仍有其物理限制。其中一种限制为制造这些元件所需的最小尺寸。此外，当更多的装置置于同一芯片中时，需要更复杂的设计。又一额外限制为，装置间的内连线数量及长度也会随装置数量增加而大幅增加。当内连线数量及长度增加时，会同时增加电路信号延迟(RC delay)及功率损耗。

因此，目前已发展出的三维集成电路(3DIC)是将任两个裸片相互接合，并形成有硅穿孔(through-silicon vias，TSV)于其中一个裸片中，以连接其他裸片至封装基材。硅穿孔(TSVs)通常于前段工艺(front-end-of-line，FEOL)之后形成，例如于晶体管形成之后形成，或可于后段工艺(back-end-of-line，BEOL)之后形成，例如于内连线结构形成之后形成，因而可能造成已制造好的裸片良率有所损失。此外，既然硅穿孔于集成电路形成之后形成，也延长了制造所需的周期时间。

发明内容

为了解决现有技术的问题，本发明提供一种半导体装置，包括：一中介物，包含一顶部表面；一第一凸块，位于该中介物的顶部表面上一开口，自该顶部表面延伸至该中介物中；一第一裸片，与该第一凸块接合；以及一第二裸片，位于该开口中并与该第一裸片接合。

本发明也提供一种半体装置，包括：一实质上无集成电路装置的中介物，其中该中介物包含：一硅基材；一硅穿孔，位于该硅基材中；多个第一凸块，位于该中介物的一第一表面上；及多个第二凸块，位于该中介物的相对于该第一表面的一第二表面上；一第一裸片，与该中介物的多个第一凸块接合；以及一第二裸片，位于该中介物的一开口中，且与该第一裸片接合。

本发明可避免因形成硅穿孔所导致的良率损失，并可缩短所需的制造周期。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1至图10显示为依照本发明一实施例的含裸片接合于中介物上的三维封装体于各种制造阶段的剖面图及俯视图。

其中，附图标记说明如下：

10～基材12～内连线结构

14～金属线16～通孔

18～介电层20～硅穿孔

24～前侧凸块26～载材

28～粘着剂32～内连线结构

34～介电层36～凸块下金属层

38～背侧金属凸块42～光致抗蚀剂

44～载材46～紫外光胶

48～开口50A～裸片

50B～裸片52～凸块

56～底部填充材料58～塑模化合物

59～底部填充材料，或塑模化合物

60～切割胶带62～线段

100～中介晶片100’～中介晶片

150～基材

具体实施方式

本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。值得注意的是，这些实施例提供许多可行的发明概念并可实施于各种特定情况。然而，在此所讨论的这些特定实施例仅用于举例说明本发明的制造及使用方法，但非用于限定本发明的范围。

本发明在此提供一种三维集成电路(3DIC)及其制造方法，并将举例本发明实施例的制造中间过程，也将讨论这些实施例的各种变化。在本发明的各种举例的图示及实施例中，相似元件符号表示为类似的元件。

参见图1，首先提供基材10。在本说明书中，基材10与位于其上及其下的内连线结构一并结合称为中介晶片(interposer wafer)100。基材10可由半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其他半导体材料。或者，基材10由介电材料形成，例如氧化硅。中介晶片100实质上无集成电路装置(例如晶体管及二极管等有源装置)。此外，中介晶片100可包含，或不包含无源装置，例如电容、电阻、电感、变容器(varactor)等。