[发明专利]一种非易失性存储单元及其制造方法

说明书

技术领域

本发明主要涉及半导体存储器件，尤其涉及一种非易失性存储单元及其制造方法。

背景技术

非易失性存储器芯片广泛用于电子产品、计算机、通讯器件、消费电子以及其他需要数据掉电保存的应用上。非易失性存储器包括多种类型，其中，EPROM、闪存(Flash Memory)等类型均具有编程与擦写功能。

发明内容

有鉴于此，本发明的目的在于提供一种非易失性存储单元及其制造方法，其与现有逻辑工艺尤其是深亚微米逻辑工艺完全兼容，并且存储单元的面积可随工艺的缩小而缩小。

根据本发明的一方面，提供了一种非易失性存储单元，包括：

由漏极、源极、栅极和衬底构成的晶体管；

晶体管包括：

第一重掺杂区、第二重掺杂区、多晶硅层、衬底、非对称轻掺杂区、第一侧墙、第二侧墙和氧化硅层；其中，

氧化硅层位于衬底上；

多晶硅层、第一侧墙、第二侧墙均位于氧化硅层上；

第一侧墙、第二侧墙分别位于多晶硅层的两侧；

非对称轻掺杂区邻接于第二重掺杂区和氧化硅层。

根据本发明的一个特征，

所述第一侧墙，用于存储电荷。

根据本发明的另一个特征，

所述氧化硅层的厚度等于标准半导体逻辑工艺下的厚栅氧晶体管的氧化硅层的厚度。

根据本发明的另一个特征，

所述晶体管为NMOS晶体管。

根据本发明的另一方面，提供了一种根据所述非易失性存储单元制造的非易失性存储器。

根据本发明的另一方面，提供了一种非易失性存储单元的版图，包括：

有源区层、多晶硅层、漏源注入区层和辅助层，其中，

辅助层用于覆盖位于多晶硅层两侧中的一侧的有源区层。

根据本发明的另一个特征，

辅助层的尺寸和形状能够根据预定设计规则进行设定。

根据本发明的另一方面，提供了一种根据所述版图生成的掩膜版图形，包括：

有源区层、多晶硅层、漏源注入区层和非对称轻掺杂注入层，其中，

根据预定逻辑运算公式对漏源注入区层和辅助层进行逻辑运算，使在所述辅助层覆盖的所述有源区层中不进行轻掺杂注入，从而获得所述非对称轻掺杂注入层。

根据本发明的一个特征，

预定逻辑运算公式为：

S_M5＝S_L3-S_L4-S_X5

其中，S_M5表示掩膜版图形中的轻掺杂注入层的面积，

S_L3表示版图中的漏源注入区层的面积，

S_L4表示版图中的辅助层的面积，

S_X5表示预先设定的从版图转换到掩模版图形时轻掺杂注入层的面积修正值。

根据本发明的另一方面，提供了一种所述掩膜版图形的非易失性存储单元的制造方法。

本发明所述的非易失性存储单元及其制造方法，与现有逻辑工艺尤其是深亚微米逻辑工艺完全兼容，存储单元的面积能够随现有逻辑工艺的缩小而缩小。该非易失性存储单元利用非对称轻掺杂区的晶体管的侧墙存储电荷，通过控制侧墙的存储电荷的多少来控制存储单元的源、漏极之间的导通电阻，以改变存储单元的源、漏极之间的导通电流，从而能够根据存储单元的源、漏极之间的导通电流来确定存储的数据。

附图说明

图1为本发明实施例中作为非易失性存储单元的晶体管的电路图；

图2为基于逻辑工艺的标准厚栅氧晶体管的结构图；

图3为本发明实施例中作为非易失性存储单元的晶体管的结构图；

图4为基于逻辑工艺的标准厚栅氧晶体管的版图；

图5为本发明实施例中作为非易失性存储单元的晶体管的版图；

图6为基于逻辑工艺的标准厚栅氧晶体管的掩膜版图形；

图7为本发明实施例中作为非易失性存储单元的晶体管的掩膜版图形。

具体实施方式

下面结合附图详细描述本发明的具体实施例。

图1为本发明实施例中作为非易失性存储单元的晶体管的电路图，图1中，基于逻辑工艺的本发明实施例中作为非易失性存储单元的晶体管包括：

漏极D、源极S、栅极G和衬底B。

图2为基于逻辑工艺的标准厚栅氧晶体管的结构图，图2中，标准厚栅氧晶体管包括：