[发明专利]FPGA可编程逻辑块通用装箱方法

权利要求书

1.一种FPGA可编程逻辑块通用装箱方法，其特征在于具体步骤为：将FPGA的可编程逻辑块的芯片配置描述为一系列用于约束可满足性问题图匹配方法的有向简单图，即将用户电路和功能电路转换成有向简单图，分别作为约束可满足性问题图匹配的目标图和样本图；构造约束可满足性问题的变量集合和值域；构造约束可满足性问题的约束集合；求解约束可满足性问题，在用户电路中识别出芯片所支持的逻辑功能子电路进行装箱操作。

2.根据权利要求1所述的FPGA可编程逻辑块通用装箱方法，其特征在于所述将用户电路和功能电路转换成有向简单图，有向简单图有两部分构成：顶点的集合V和边的集合E；一个电路元件对应有向图中的一个顶点，从一个元件的输出端到另一个元件的输入端存在一个连接，即对应一条边；在进行有向简单图转换时，电路的输入输出端口被忽略，每个顶点和边都有名称和类型两个属性，顶点的名称和类型与其所代表元件的名称和类型相同，边的名称和类型由其连接两端的元件名称和类型共同决定。

3.根据权利要求2所述的FPGA可编程逻辑块通用装箱方法，其特征在于所述构造约束可满足性问题的变量集合和值域，当将功能配置电路转换成有向简单图作为约束可满足性问题图匹配方法的一个样本图时，此约束可满足性问题中的变量x就是样本图中的顶点或者有向边；每个功能配置电路有许多元件和线网组成，这些元件和线网都被抽象成各个变量，一个功能配置电路就对应了一组的变量集合X；而约束可满足性问题的值域D对应于用户电路转换成的有向简单图。

4.根据权利要求3所述的FPGA可编程逻辑块通用装箱方法，其特征在于所述构造约束可满足性问题的约束集合，具体描述如下： 

（1）、类型约束：                                                ，C^type指类型约束，x_i指任意元件或线网变量，d指任意元件或线网值，D指元件和线网值的集合；约束变量和值都具有类型，与电路相关的类型包括元件类型和线网的类型，其中，元件类型就是电路特定的元器件种类，线网类型则是与其相连接的起点和终点元件的类型有关，定义为type(V_SRC)_ARC_type(V_TAR)，V_SRC指起点顶点，V_TAR指终点顶点，type()指代类型函数；

（2）、起点约束：，C^src指代起点约束，D_E指边的集合，D_V指元件的集合，E_p指边对应变量的集合，V_p指元件对应变量的集合，src()指起点函数；对线网匹配有效，即有向边对应变量x_E的赋值d_E的起点要与顶点对应变量x_V的赋值d_V相同，也就是要求在匹配线网的时候要求线网的起点元件对应；

（3）、终点约束：

，C^tar指终点约束，tar()指终点函数，其他变量说明同上；对线网匹配有效，即有向边对应变量x_E的赋值d_E的终点要与顶点对应变量x_V的赋值d_V相同，也就是要求在匹配线网的时候要求线网的终点元件对应；

（4）、输入约束：，Cⁱⁿ指输入约束，in()指输入函数，其他变量说明同上；对元件匹配有效，即顶点对应变量x_V的赋值d_V的输入要与有向边对应变量x_E的赋值d_E相同，也就是要求在匹配元件的时候要求元件的输入线网对应；

（5）、输出约束：

，C^out指输出约束，out()指输出函数，其他变量说明同上；对元件匹配有效，即顶点对应变量x_V的赋值d_V的输出要与有向边对应变量x_E的赋值d_E相同，也就是要求在匹配元件的时候要求元件的输出线网对应；

（6）、输入共享约束：

，C^share指输入共享约束，inputs()指输入函数，其他变量说明同上；即两个元件的部分或全部输入相同；

（7）、输入等价约束：如果元件的多个输入端在功能上是等价的，则对这一类型的元件赋值时就要满足输入等价的约束条件。