[发明专利]时钟发生电路和使用所述时钟发生电路的延迟锁定环

说明书

相关申请的交叉引用

本申请要求2010年5月31日在韩国知识产权局提交的韩国申请No.10-2010-0051351的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明涉及半导体装置，更具体而言，涉及用于配置时钟发生电路和延迟锁定环的技术。

背景技术

半导体装置与周期性脉冲信号例如时钟信号同步地操作，以便增加操作速度和保证有效的内部操作。根据情况而定，大多数半导体装置使用外部供应的时钟信号或内部产生的时钟信号。

输入到半导体装置的外部时钟信号在半导体装置内部被延迟，因此在使用延迟时钟信号来输出数据的情况下，输出的数据不与外部时钟信号同步，这是有问题的。因此，半导体装置通过使用延迟锁定环(DLL)或锁相环(PLL)来补偿外部时钟信号与内部时钟信号之间在定时上的差异。

随着外部时钟信号的频率逐渐增加以适应高速操作，产生具有希望的相位的内部时钟信号变得越来越难。

发明内容

在本发明的一个方面，提出了一种时钟发生电路，包括：多个可变延迟单元，每个单元被配置为在从多个延迟控制信号中分配给它的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；相位比较单元，被配置为将关于输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及延迟控制单元，被配置为基于来自于相位比较单元的比较结果来产生所述多个延迟控制信号。

在本发明的另一个方面，提出了一种时钟发生电路，包括：多个可变延迟单元，被配置为根据公共延迟控制信号的电压电平来控制输入时钟信号的延迟，并输出多个延迟时钟信号；相位比较单元，被配置为将关于输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及公共延迟控制单元，被配置为输出公共延迟控制信号，所述公共延迟控制信号的电压电平根据来自于相位比较单元的比较结果而被控制，其中，所述多个可变延迟单元具有与公共延迟控制信号的电压电平的改变相对应的不同的可变延迟。

在本发明的另一个方面，提出了一种延迟锁定环，包括：多个可变延迟单元，每个单元被配置为在从多个延迟控制信号中分配给它的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；第一相位比较单元，被配置为将关于输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；延迟控制单元，被配置为基于来自于第一相位比较单元的比较结果来产生所述多个延迟控制信号；第二相位比较单元，被配置为将输入时钟信号的相位与反馈时钟信号的相位进行比较，并输出相位检测信号；相位控制单元，被配置为在相位检测信号的控制下输出时钟选择信号和相位混合信号；选择单元，被配置为输出第一延迟时钟信号和第二延迟时钟信号，所述第一延迟时钟信号和所述第二延迟时钟信号是利用时钟选择信号而从所述多个延迟时钟信号中选择出的；相位混合单元，被配置为在相位混合信号的控制下将从选择单元输出的第一延迟时钟信号和第二延迟时钟信号的相位混合，并输出输出时钟信号；以及延迟建模单元，被配置为将输出时钟信号延迟时钟传输路径的建模延迟，并输出反馈时钟信号。

在本发明的另一个方面，提出了一种延迟锁定环，包括：多个可变延迟单元，被配置为根据公共延迟控制信号的电压电平来控制输入时钟信号的延迟，并输出多个延迟时钟信号；第一相位比较单元，被配置为将关于输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；公共延迟控制单元，被配置为输出公共延迟控制信号，所述公共延迟控制信号的电压电平根据来自于第一相位比较单元的比较结果而被控制；第二相位比较单元，被配置为将输入时钟信号的相位与反馈时钟信号的相位进行比较，并输出相位检测信号；相位控制单元，被配置为在相位检测信号的控制下输出时钟选择信号和相位混合信号；选择单元，被配置为输出第一延迟时钟信号和第二延迟时钟信号，所述第一延迟时钟信号和所述第二延迟时钟信号是通过时钟选择信号而从所述多个延迟时钟信号中选择出的；相位混合单元，被配置为在相位混合信号的控制下，将从选择单元输出的第一延迟时钟信号和第二延迟时钟信号的相位混合，并输出输出时钟信号；以及延迟建模单元，被配置为将输出时钟信号延迟时钟传输路径的建模延迟，并输出反馈时钟信号，其中，所述多个可变延迟单元具有与公共延迟控制信号的电压电平的改变相对应的不同的可变延迟。