[发明专利]时钟发生电路和使用所述时钟发生电路的延迟锁定环

权利要求书

1.一种时钟发生电路，包括：

多个可变延迟单元，每个单元被配置为在从多个延迟控制信号中相应地分配给它的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；

相位比较单元，所述相位比较单元被配置为将关于所述输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及

延迟控制单元，所述延迟控制单元被配置为基于来自于相位比较单元的比较结果来产生所述多个延迟控制信号。

2.如权利要求1所述的时钟发生电路，其中，所述多个延迟控制信号根据来自于所述相位比较单元的比较结果而具有不同的电压电平，并且所述多个延迟控制信号的电压电平之间具有预定的倍数差。

3.如权利要求2所述的时钟发生电路，其中，所述多个可变延迟单元具有与所述延迟控制信号的电压电平的变化相对应的相同的可变延迟。

4.如权利要求1所述的时钟发生电路，其中，所述多个延迟控制信号根据来自于所述相位比较单元的比较结果而被产生为是具有不同码值的数字码，并且所述多个延迟控制信号的码值之间具有预定的倍数差。

5.如权利要求4所述的时钟发生电路，其中，所述多个可变延迟单元具有与所述延迟控制信号的码值的变化相对应的相同的可变延迟。

6.如权利要求1所述的时钟发生电路，还包括：

相位反转单元，所述相位反转单元被配置为输出通过对从所述多个可变延迟单元输出的所述多个延迟时钟信号的相位进行反转而获得的信号。

7.如权利要求1所述的时钟发生电路，还包括：

延迟单元，所述延迟单元被配置为延迟所述输入时钟信号并输出参考时钟信号。

8.如权利要求1所述的时钟发生电路，其中，所述参考时钟信号是关于所述输入时钟信号具有半个周期的相位差的信号。

9.一种时钟发生电路，包括：

多个可变延迟单元，所述多个可变延迟单元被配置为根据公共延迟控制信号的电压电平来控制输入时钟信号的延迟，并输出多个延迟时钟信号；

相位比较单元，所述相位比较单元被配置为将关于所述输入时钟信号具有预定相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及

公共延迟控制单元，所述公共延迟控制单元被配置为输出公共延迟控制信号，所述公共延迟控制信号的电压电平根据来自于所述相位比较单元的比较结果而被控制，

其中，所述多个可变延迟单元具有与所述公共延迟控制信号的电压电平的变化相对应的不同的可变延迟。

10.如权利要求9所述的时钟发生电路，其中，所述多个可变延迟单元的延迟之间具有预定的倍数差。

11.如权利要求9所述的时钟发生电路，还包括：

相位反转单元，所述相位反转单元被配置为输出通过对从所述多个可变延迟单元输出的所述多个延迟时钟信号的相位进行反转而获得的信号。

12.如权利要求9所述的时钟发生电路，还包括：

延迟单元，所述延迟单元被配置为延迟所述输入时钟信号并输出参考时钟信号。

13.如权利要求9所述的时钟发生电路，其中，所述参考时钟信号是关于所述输入时钟信号具有半个周期的相位差的信号。