[发明专利]一种提高磁电阻随机存储器高速缓存抗错能力的方法

说明书

技术领域

本发明属于存储器与计算机体系结构技术领域，特别是一种提高磁电阻随机存储器高速缓存抗错能力的方法。

背景技术

磁电阻随机存储器(MRAM)是最受业界关注的新型存储器技术之一。与传统存储器技术相比，磁电阻随机存储器具有非易失、存储密度高、可微缩能力强、读写速度快和静态功耗低等优点。因此，磁电阻随机存储器被认为是未来更小尺寸集成电路工艺下最具竞争力的嵌入式存储技术，具有广泛的应用前景。其中，高性能处理器的片上高速缓存是磁电阻随机存储器的主要应用领域。采用磁电阻随机存储器取代静态随机存储器设计片上高速缓存，可有效提高片上缓存容量，以缓解日益严重的“存储墙”问题。同时，磁电阻随机存储器还可进一步改进或缓解高性能处理器的功耗与热设计等瓶颈。

磁隧道结是磁电阻随机存储器的基本信息存储单元。每个磁隧道结由上下两层铁磁层和中间的隧道势垒层组成，可通过电流控制改变其电阻状态实现信息的存储。但是，最新研究表明，磁电阻随机存储器的写容限存在难以克服的技术制约。当磁电阻随机存储器的存写电压过高时，容易造成磁隧道结的永久失效；同时，存写电压较低又会造成大量的随机存写错误。因此，磁电阻随机存储器的写容限受到了严重的威胁，如何提高写容限已成为磁电阻随机存储器技术成功的关键。此外，容忍随机存写错误也可以提高磁电阻随机存储器的存写速度。

发明内容

本发明所要解决的技术问题是提供一种提高磁电阻随机存储器高速缓存抗错能力的方法，可有效纠正或容忍随机存写错误，实现较低的存写电压或较快的存写速度。

本发明方法降低MRAM高速缓存的存写电压或提高存写速度，同时纠正或容忍存写操作产生的随机错误。纠正随机存写错误采用递归式“写-读-校验”的存写操作。以“写-读-校验”操作为基础，利用错误校验码均一保护实现MRAM高速缓存容错；或者利用错误记录缓存在缓存数据组间灵活高效容错，减少写MRAM高速缓存次数。

本发明提高磁电阻随机存储器高速缓存抗错能力的方法，MRAM高速缓存的存写操作采用递归式“写-读-校验”方式，包括以下步骤：

步骤1：将数据D_w写入MRAM高速缓存；

步骤2：将所写入的数据读出，保存在MRAM高速缓存的寄存器中；

步骤3：比较并判断写入到MRAM高速缓存的数据D_w和从MRAM高速缓存的寄存器中读出的数据是否相等，如果相等，跳转至步骤4；如果不相等，跳转至步骤1；

步骤4：存写操作完成。

作为本发明的优选实施例，在MRAM高速缓存中增加错误校验码逻辑，在所述步骤1中，在数据D_w写入MRAM高速缓存之前，首先将该数据D_w进行错误校验码编码生成校验数据，然后将该校验数据与要写入的数据D_w同时写入MRAM高速缓存；在所述步骤2中，在读出数据时，经错误校验码解码纠错后获得读出的数据D_r，然后再将该数据D_r与写入的数据D_w进行比较；

作为本发明的优选实施例，在MRAM高速缓存中增加错误记录逻辑，所述存写操作包括以下步骤：

步骤1：访问MRAM高速缓存的标签阵列，获得命中数据块的物理地址；

步骤2：对MRAM高速缓存进行一次“写-读-校验”操作，比较并分析该次存写操作的错误数据位数与地址；

步骤3：与步骤2同时，读取错误记录缓存，收集该错误记录组中可用的错误记录单元个数，所述可用的错误记录单元包括：无效的错误记录单元和属于同一访问数据块的有效错误记录单元；

步骤4：比较存写操作的错误数据位数与可用的错误记录单元数，若可用的错误记录单元数不足以存储错误数据，则跳转至步骤2；若可用的错误记录单元数可存储所有的错误数据，则更新错误记录缓存，所述更新的内容包括存储新的错误数据地址和置不再使用的错误记录单元的有效位为无效；

步骤5：存写操作完成。

作为本发明的优选实施例，所述错误记录缓存包括标签阵列与数据阵列，所述每个随机存写错误的地址存储在错误记录缓存的一个错误记录单元中；

作为本发明的优选实施例，所述每个错误记录单元包括：有效位、数据块索引与地址信息三个部分，其中，有效位与数据块索引存储在标签阵列中，地址信息存储在数据阵列中，所述数据块索引存储出错缓存数据块的ID号，而地址信息数据存储该数据块中错误数据位的地址；