[发明专利]形成半导体管芯的方法

说明书

技术领域

本发明一般地涉及电子器件，并且更特别地，涉及半导体、半导体的结构以及形成半导体器件的方法。

背景技术

在过去，切单线一般被形成为多条平行线，其中每条切单线在轴向上延伸，例如沿着切单线的长轴，从晶片的一侧笔直横越晶片以便允许晶片切锯或划片线按直线延伸横越晶片。现有切单线中的每一根一般都笔直延伸横越晶片而没有曲线、弯曲、角度，或者除一根连续的直线之外的其它形状。为了方便使用笔直的切单线，现有的半导体管芯(die)一般具有规则的形状，例如所有管芯具有相同的总面积以及通常为方形或矩形形状的相同形状。形状规则的管芯还按照规则的图形排布于晶片上使得切单线能够在管芯之间延伸并切单管芯。矩形或方形形状的直线以及管芯的相同面积，连同规则的图形一起，允许使用笔直的切单线。这些切单线迫使管芯具有方形和矩形的规则形状以便使用这些在轴向上延伸的切单线。

因此，希望拥有形成不需要轴向切单线的半导体管芯的方法。

附图说明

图1示出了根据本发明的半导体晶片的实施例的缩小的平面图；

图2示出了根据本发明的图1的晶片的多个管芯的实施例的实例的放大的平面图；

图3示出了根据本发明的图1的晶片的另外多个管芯的实施例的实例的放大的平面图；

图4-10示出了根据本发明的图1的晶片的管芯的多种其它实施例的实例的放大的平面图；

图11示出了处于根据本发明从晶片中切单管芯的工艺的实施例的实例内的某阶段的图1的半导体晶片的一部分的实施例的放大的横断面视图；

图12-14示出了根据本发明的切单管芯的工艺的实施例的实例在随后多个阶段的图11的管芯；

图15示出了在根据本发明从晶片中切单管芯的工艺的另一种实施例的实例的某阶段的图1的半导体晶片的一部分的实施例的放大的横断面视图；

图16-19示出了在根据本发明切单管芯的工艺的实施例的实例的随后各个阶段的图15的管芯；

图20示出了在根据本发明从晶片中切单管芯的工艺的另一种实施例的实例的某阶段的图1的半导体晶片的一部分的实施例的放大的横断面视图；

图21-22示出了在根据本发明切单管芯的工艺的实施例的实例的随后各个阶段的图20的管芯；

图23示出了根据本发明的图1的晶片的多个管芯的实施例的实例的放大的平面图；

图24示出了根据本发明具有带插座的半导体管芯的半导体器件的实例的实施例的平面图；

图25示出了根据本发明的图24的器件的横断面视图；

图26示出了根据本发明作为图24的器件的可选实施例的半导体器件的实例的实施例的平面图；

图27示出了根据本发明包括带插座的半导体器件的半导体器件的另一种实施例的一部分的平面图；以及

图28示出了根据本发明的多连通的管芯的放大的平面图。

为了图示的简单和清楚起见，附图中的元件并不一定按比例绘制，并且在不同附图中的相同参考数字指示相同的元件。另外，关于众所周知的步骤及元件的描述和细节出于描述简单起见而被省略。在此使用的载流电极意指传输通过器件的电流的器件的元件，例如MOS晶体管的源极或漏极或者双极晶体管的发射极或集电极或者二极管的阴极或阳极，以及控制电极意指控制通过器件的电流的器件的元件，例如MOS晶体管的栅极或者双极晶体管的基极。尽管器件在此被解释为某些N沟道或P沟道器件，或者某些N型或P型掺杂区，但是本领域技术人员应当意识到，根据本发明的互补器件同样是可能的。本领域技术人员应当意识到，在此涉及电路操作所使用的词语在...期间、在...的同时，以及当...的时候不是精确的意指动作在初始化动作一开始就立即发生的用语，而是可以有某些小的但合理的在由初始动作所初始化的反应之间的延迟，例如传输延迟。

词语大约或基本上的使用意指元素的值具有预期非常接近起始值或起始位置的参数。但是，本领域所熟知的是总是有阻止该值或位置精确处于起始值的较小的差异。在本领域中已经充分确立了高达至少百分之十(10％)(以及半导体掺杂浓度高达百分之二十(20％))的差异是与精确描述的理想目标的合理差异。为了附图的清楚起见，器件结构的掺杂区被示出为一般具有直线边以及精确角度的拐角。但是，本领域技术人员应当理解，由于掺杂物的扩散和激活因而掺杂区的掺杂边一般可以不是直线并且拐角可以不是精确的角度。