[发明专利]交替式ADC

权利要求书

1.一种装置，其包括；

多个跟踪与保持（T/H）电路，其接收模拟输入信号；

多路复用器，其耦合到每一个所述跟踪与保持电路；

模数转换器（ADC），其耦合到所述多路复用器；以及

时钟电路，其接收时钟信号并且耦合到每一个所述跟踪与保持电路以及所述多路复用器，其中所述时钟电路控制所述跟踪与保持电路，使得所述跟踪与保持电路的跟踪相位是大致非重叠的，并且其中所述时钟电路控制每个跟踪与保持电路与ADC之间通过多路复用器的耦合。

2.根据权利要求1所述的装置，其中所述装置进一步包括：

数模转换器（DAC），其耦合到所述模数转换器；

加法器，其耦合到所述数模转换器和所述多路复用器，以便确定所述数模转换器的输出信号和所述多路复用器的输出信号之间的差；以及

放大器，其耦合到所述加法器。

3.根据权利要求2所述的装置，其中所述时钟电路进一步包括时钟分频器。

4.一种装置，其包括：

多个级，其按一顺序彼此串联耦合，其中所述顺序中的第一级接收模拟输入信号，并且其中每一级输出残差信号，并且其中每一级包括：

多个跟踪与保持（T/H）电路，其接收所述模拟输入信号或者来自前一级的所述残差信号；

多路复用器，其耦合到每一个所述跟踪与保持电路；以及

第一模数转换器（ADC），其耦合到所述多路复用器；以及

时钟电路，其接收时钟信号并且耦合到每一个所述跟踪与保持电路和所述多路复用器，其中所述时钟电路控制所述跟踪与保持电路，使得每一级的所述跟踪与保持电路的跟踪相位是大致非重叠的，并且其中所述时钟电路控制每一级的每个跟踪与保持电路和每个第一模数转换器之间通过每一级的所述多路复用器的耦合；

第二模数转换器，其耦合到所述顺序中的最后一级，以便接收其残差信号；以及

数字输出电路，其耦合到所述每一级和所述第二模数转换器，以便产生数字输出信号。

5.根据权利要求4所述的装置，其中每一级进一步包括：

数模转换器（DAC），其耦合到所述第一模数转换器；

加法器，其耦合到所述数模转换器和所述多路复用器，以便确定所述数模转换器的输出信号和所述多路复用器的输出信号之间的差；以及

放大器，其耦合到所述加法器。

6.根据权利要求5所述的装置，其中所述时钟电路进一步包括时钟分频器。

7.一种装置，其包括：

多个级，其按一顺序彼此串联耦合，其中所述顺序中的第一级接收模拟输入信号，并且其中每一级输出残差信号，并且其中每一级包括：

第一跟踪与保持（T/H）电路，其接收所述模拟输入信号或者来自前一级的所述残差信号；

第二跟踪与保持（T/H）电路，其接收所述模拟输入信号或者来自前一级的所述残差信号；

多路复用器，其耦合到所述第一和第二跟踪与保持电路；以及

第一模数转换器（ADC），其耦合到所述多路复用器；以及

时钟电路，其接收时钟信号并且耦合到每一个所述跟踪与保持电路和所述多路复用器，其中所述时钟电路控制所述跟踪与保持电路，使得每一级的所述跟踪与保持电路的跟踪相位是大致非重叠的，并且其中所述时钟电路控制每一级的每个跟踪与保持电路和每个第一模数转换器之间通过每一级的所述多路复用器的耦合；

第二模数转换器，其耦合到所述顺序中的最后一级，以便接收其残差信号；以及

数字输出电路，其耦合到所述每一级和所述第二模数转换器，以便产生数字输出信号。

8.根据权利要求7所述的装置，其中每一级进一步包括：

数模转换器（DAC），其耦合到所述第一模数转换器；

加法器，其耦合到所述数模转换器和所述多路复用器，以便确定所述数模转换器的输出信号和所述多路复用器的输出信号之间的差；以及

放大器，其耦合到所述加法器。

9.根据权利要求8所述的装置，其中所述时钟电路进一步包括时钟分频器。

10.根据权利要求9所述的装置，其中所述时钟电路是二分频的时钟分频器，以便产生二分频的时钟信号。