[发明专利]降低处理器延迟的装置和方法

说明书

技术领域

本发明通常涉及数据处理系统，并且特别涉及用于降低处理器延迟的改进的装置和方法。

背景技术

诸如PC、移动平板电脑、智能电话等等的数据处理系统通常包括多个级别的存储器，以用于存储和执行程序代码，并且用于存储用于与执行的程序代码一起使用的内容数据。例如，中央处理单元（CPU）可以包括诸如高速缓冲存储器的片上存储器，并且可被连接到外部系统存储器，该外部系统存储器在CPU之外，但是是系统的一部分。

通常，计算应用是从主要的外部系统存储器（例如，双数据率（DDR）外部存储器）管理的，其中程序代码和内容数据用于执行在使用/执行之前加载到主要的外部系统存储器中的应用。在内容数据的情况下，通常是通过例如通用串行总线(USB)的某个外部接口连接从诸如网络或主要存储设备的外部源加载到主要外部系统存储器中。然后将相应的程序代码和内容数据从主要外部系统存储器加载到高速缓冲存储器中，以准备好通过中央处理单元的实际使用。将数据从这样的外部接口，尤其是较慢的串行接口，复制到主要外部系统存储器花费了时间并且将延迟置入整个系统中，从而推迟了中央处理单元利用程序代码和内容数据。

发明内容

如附属权利要求中所描述的，本发明提供了一种在处理器中改善延迟的装置和方法。

本发明的具体实施例在所附权利要求中被阐述。

本发明的这些或其它方面根据在下文中描述的实施例将显而易见并且参考在下文中描述的实施例被阐明。

附图说明

将参考附图仅仅通过举例的方式来描述本发明的进一步细节、方面和实施例。在附图中，相同的附图标记被用于表示相同的或功能相似的元素。为了简便以及清晰而图示了附图中的元素，并且附图中的元素不一定按比例绘制。

图1示意性示出了可以应用本发明的数据处理系统的实施例的第一例子；

图2示意性示出了可以应用本发明的数据处理系统的实施例的第二例子；

图3示意性示出了根据现有技术的如何将内容数据经由主要的外部存储器从外部连接加载到处理器；

图4示意性示出了根据本发明的实施例的如何将内容数据从外部连接加载到处理器；

图5示意性更详细地示出了可以如何实现图4的实施例的第一例子；

图6示意性更详细地示出了可以如何实现图4的实施例的第二例子；

图7示出了根据本发明的实施例的所述方法的高层示意流程图。

具体实施方式

由于本发明说明的实施例可能大部分是使用本领域技术人员已知的电子组件和电路实现的，所以将不会在比上述所说明的认为有必要的程度大的任何程度上解释细节，以便于对本发明基本概念的理解以及认识并且为了不混淆或偏离本发明的教导。

图1示意性地示出了可以应用本发明的数据处理系统100a的实施例的第一例子。

其是典型的台式计算机的简化示意图，所述台式计算机具有经由接口115连接到北/南桥芯片集120的中央处理单元（CPU）110，所述中央处理单元包括等级2高速缓冲存储器113。所述北/南桥芯片集120充当中心集线器以将整个数据处理系统100a的不同电子组件连接在一起，例如，主要外部系统存储器130、离散图形处理单元（GPU）140、外部连接121（例如，外围设备连接/互连体（122-125））等等，并且特别是将其全部连接到所述CPU 110。

在图1所示的例子中，主要外部系统存储器130（例如，DDR随机存取存储器）可以通过外部存储器接口135连接到北/南桥芯片集120，或者替代地，CPU 110可以进一步包括集成的高速外部存储器控制器111以用于给主要外部系统存储器130提供高速外部存储器接口135b。在这样的情况下，主要外部系统存储器130不使用对于北/南桥芯片集120的标准外部存储器接口135。外部存储器控制器集成到CPU 110本身被看作一种增加整个系统数据吞吐量以及降低组件计数和制造成本的方法。

离散图形处理单元（GPU）140可以通过专用图形接口145（例如，高级图形端口-AGP）连接到北/南桥芯片集120，以及经由显示器互连体155（例如，数字视频接口（DVI）、高清晰度多媒体接口（HDMI）、模拟接口（模拟）等等）连接到显示器150。在其它实施例中，离散GPU 140可以通过诸如外围连接接口（PCI）或串行总线（PCIe-一种更新、更快的序列化接口标准）的某个非专用接口连接到北/南桥芯片集120。