[发明专利]晶体管及其制造方法

说明书

技术领域

本公开涉及晶体管及其制造方法，特别是涉及使用了氮化物半导体的晶体管及其制造方法。

背景技术

以氮化镓(GaN)为代表的III族氮化物半导体(以下，简称为氮化物半导体。)具有宽的禁带宽度及高的绝缘击穿电场。因此，作为比硅(Si)及砷化镓(GaAs)更优异的用于高输出功率晶体管的新材料被视为是有希望的。氮化物半导体通过改变其混晶比率，可以自由地改变禁带宽度。因此，能够形成将禁带宽度彼此不同的氮化铝镓(AlGaN)和氮化镓(GaN)接合而成的AlGaN/GaN异质结构。在AlGaN/GaN异质结结构中，在结晶方位的(0001)面上通过自发极化及压电极化在异质界面产生电荷。由此，即使是未掺杂的情况下，也能将表面载流子浓度设定为1×10¹³cm^-2以上。因此，利用在异质界面产生的电荷作为通道的异质结场效应晶体管(Hetero-junction Field Effect Transistor：HFET)能够实现高电流密度，能够高输出功率化。

HFET同时要求高输出功率化和高耐压化。在将HFET高耐压化时，设置在输送作为载流子的电子或空穴的工作层与基板之间的基底层必须具有高绝缘性。作为提高基底层的绝缘性的方法，有在晶体生长基底层时添加捕获载流子的添加物的方法。添加物中经常使用作为过渡金属的铁(Fe)(例如，参照专利文献1～3及非专利文献1。)。

现有技术文献

专利文献

专利文献1：日本特表2009-519202号公报

专利文献2：日本特表2007-534580号公报

专利文献3：日本特开2007-184379号公报

非专利文献

非专利文献1：Sten Heikman等、″Applied Physics Letters″、第81卷、2002年、p.439

发明内容

发明所要解决的问题

然而，在通过添加Fe来提高基底层的绝缘性的方法中，有向除基底层以外的层中混入Fe的问题。例如，在供给Fe而晶体生长导入Fe的GaN层后，停止Fe的供给而晶体生长作为工作层的未掺杂的GaN层时，在未掺杂的GaN层中也混入Fe。特别是在距离与导入Fe的GaN层的界面数百nm的范围内Fe的混入量变得非常多。虽然随着远离与导入Fe的GaN层的界面，Fe的混入量逐渐降低，但是没有降低至背景水平。如上所述，若在添加了Fe的基底层上形成工作层，则工作层中也可能混入Fe。混入工作层中的Fe即使微量也会成为使晶体管的特性降低的原因。特别是会成为引起高速整流中作为漏电流衰退观测到的所谓崩塌现象的原因。若发生崩塌现象，则晶体管的通态电阻大幅地增大，电力转换的效率变差，晶体管的发热量增大。在最坏的情况下晶体管及包含晶体管的模块被破坏。

本公开的目的在于解决上述问题，能够实现具有给工作层造成的影响小且提高了绝缘性的基底层的晶体管。

用于解决问题的方法

为了达到上述的目的，本公开将晶体管制成具有含有钌等控制性优异的过渡金属的基底层的构成。

具体而言，例示的晶体管具有基板、形成于基板上的基底层和形成于基底层上的由氮化物半导体构成的工作层，基底层为层叠有多个氮化物半导体层的层叠体，具有包含作为过渡金属的钴、镍、钌、锇、铑及铱中的至少1种的含过渡金属层。

在例示的晶体管中，只要制成基底层具有超晶格层、且超晶格层是含过渡金属层的构成即可。若制成这样的构成，则能够将由于极化效果所引起的载流子感应而导电性显著提高的超晶格层绝缘化。

在例示的晶体管中，只要制成超晶格层包含AlN层和GaN层、且超晶格层是层叠体中的极化最强的层的构成即可。

在例示的晶体管中，只要与超晶格层的下侧相接的层至少在距离上表面0.1μm的范围内包含过渡金属即可。通过制成这样的构成，能够通过过渡金属元素高效地捕获利用超晶格的极化效果在其正下层被感应的电子，能够将基底层绝缘化。

在例示的晶体管中，也可以制成超晶格层中的晶格常数小的层包含过渡金属、超晶格层中的晶格常数大的层不包含过渡金属的构成。若制成这样的构成，由于过渡金属与氮化物半导体相比原子半径大，所以若置换成III族位点，则对主材料给予压缩变形。因此，通过向晶格常数小、与其它层相比受到拉伸变形的层中选择性地导入，从而能够补偿因原子半径的不同而产生的压缩变形。此外通过过渡金属的添加，能够缓和变形量。