[发明专利]用于处理暂时接合的产品晶片的方法

说明书

技术领域

本发明涉及根据权利要求1的方法和根据权利要求13或14的用于处理暂时接合的产品晶片的设备。

背景技术

新型的三维集成电路需要用于处置薄晶片的可靠方法，以便通过在晶片背面上的必要的制造处理成功地运送所述薄晶片。为此在过去几年中建立了暂时接合的方法。在此，借助于适当的方法、尤其是借助于粘合技术产品晶片以完全或部分完成的第一主面安装到载体晶片上。在此，该第一主面指向载体晶片的方向。产品晶片接着借助于已知的研磨技术被磨薄。在该磨薄处理之后，在薄晶片的背面上执行另外的制造步骤。在此，在过去在晶片中产生高热应力的处理、例如突然的加热和/或冷却导致问题。晶片在此常常得到凹坑（英语：dimple），所述凹坑使得不可能进行进一步的处理。这些凹坑同时也是用于固定薄晶片的粘合剂流入并且因此粘合剂厚度不均匀的位置。

已知晶片在背磨胶带（BG Tape，BG带）、也就是不稳定的载体衬底上磨薄。这里，晶片大多仅仅借助于研磨方法被磨薄。对晶片背面不再进行进一步的处理。至少在该情况下不再制造如接线线路等等的复杂结构。在该领域中常见的是，借助于连续的粗磨处理和细磨处理来磨薄晶片。但是，这些研磨处理一般给所研磨的晶片表面上的晶体结构留下损伤。这些损伤导致应力。因此在该领域中，在过去几年里研究了消除受损层的可能性。结果是所谓的“应力减轻处理”。但是，为了能够绕开所述处理，例如日本Disco公司的研磨设备和研磨工具制造商还致力于研究消除该应力减轻的必要性的研磨轮。在该领域中非常受欢迎的产品例如是所谓的Polygrind研磨轮，其使得能够直接在磨薄之后将晶片锯开并且装入到最终的芯片封装中。（在工业中以概念“Packaging（包装）”已知）。

第二个重要的领域是磨薄安装在刚性的载体衬底上的晶片的领域。在该领域中，晶片同样借助于粗磨方法和细磨方法被磨薄到期望的目标厚度。典型地，力求小于100μm的目标厚度。但是最近，晶片优选地被磨薄到75μm或50μm。未来期望晶片还更剧烈地被磨薄到30、20或者甚至10μm。在该领域中，在磨薄晶片时的详细处理顺序通常通过所需的表面品质来确定。常常地，背面磨薄处理在使用Polygrind研磨轮的情况下以使用细磨处理结束。在该领域中直至今日还没有应用有意选择的处理来改善尤其是在热应用情况下用于进一步处理的表面质量。这也尤其是因为刚性的载体被视作是在随后的处理期间足以充分支持薄晶片并且将薄晶片保持得平坦的工具。

发明内容

因此，本发明的任务是说明一种设备和一种方法，利用它们在越来越薄的、暂时固定的产品晶片的情况下促进或首先使得能够进行进一步处置，尤其是在随后的热处理中。

该任务利用权利要求1、13和14的特征来解决。本发明的有利扩展在从属权利要求中说明。由在说明书、权利要求书和/或附图中说明的特征中的至少两个组成的全部组合也落入到本发明的范围内。对于所说明的值域，位于所提到的极限内的值也应被公开为极限值并且可以以任意的组合被要求保护。

本发明涉及一种在磨薄晶片时避免上述凹坑并且因此在处理流程期间确保暂时接合的晶片的质量的方法。如果没有避免表面缺陷，则在进一步的处理时导致上述技术问题。因此，通过在研磨和/或背面磨薄之后有针对性地进行表面处理以减少产品晶片的固有应力，可以对产品晶片的进一步处理产生积极影响。因为至少部分由于上述凹坑引起的结构上的固有应力在固有应力过高时、尤其是在晶片越来越薄时由于其更小的固有硬度而引起所列出的在进一步处理时的技术问题。

凹坑现象在最近的过去才成为严重的问题。对此的主要原因应该在于现在才针对薄晶片力求达到非常小的目标厚度（参见上面的实施方式）的情况。当晶片变得更薄时，薄晶片的固有硬度降低，由此只会随着较不稳定的晶片而对根据申请人的认识由于晶体缺陷而产生的应力（固有应力）形成更大的反作用。更确切地说，晶片在该厚度范围中是非常易弯和柔韧的。

应当指出，在最近才将这种载体技术用于超薄晶片的处理，以尤其是制造堆叠的压模或所谓的“3D包装”。

与凹坑形成相关联的特别不利的特性在以下情况时产生，在晶片厚度降低时这些晶片也在正面具有增加的、应嵌入到位于载体与产品晶片之间的粘合剂中的拓扑结构。所述拓扑结构对于具有较少拓扑结构的晶片来说为小于10μm，典型地小于20μm，这在该情况下导致10至30μm的粘合剂厚度。在这种情况下观察到，粘合剂厚度通常大约被选择为比拓扑结构的高度大10μm。对于具有高拓扑结构的晶片来说，可以考虑＞30μm、常常＞50μm、但典型地＞70μm并且在许多情况下＞100μm的拓扑结构高度。