[发明专利]半导体装置

说明书

技术领域

本发明涉及一种包括使用氧化物半导体的半导体元件的半导体装置。

背景技术

近年来，作为新的具有比非晶硅更高迁移率和更高可靠性、并且具有均匀的元件特性的半导体材料，展现半导体特性并且被称为氧化物半导体的金属氧化物已经吸引了关注。金属氧化物用于多种应用。例如，氧化铟是熟知的金属氧化物并且用作包括在液晶显示装置等中的透明电极的材料。具有半导体特性的这样的金属氧化物的示例包括氧化钨、氧化锡、氧化铟以及氧化锌。已知有使用具有半导体特性的这样的金属氧化物形成了沟道形成区的薄膜晶体管（专利文献1和专利文献2）。

[专利文献 1] 日本专利申请公开2007-123861号公报

[专利文献 2] 日本专利申请公开2007-96055号公报。

发明内容

按照惯例，在诸如通常的中央处理单元（CPU）的半导体集成电路中，电路预先设计并且在制造之后不能够改变。与此相反，在称为可编程逻辑装置（PLD）的半导体集成电路中，在制造之后，使用具有适当的结构的基本块单元形成逻辑电路，并且能够改变基本块单元之间的互连。因为能够通过用户改变电路配置，并且能够大大降低花费在电路的设计和开发上的时间和成本，因此PLD具有高的通用性。

PLD包括复杂的PLD（CPLD）、现场可编程门阵列（FPGA）等。在电路配置的程序能够没有限制地重写时，根据存储在诸如EEPROM或SRAM的半导体存储器中的基本块之间的连接结构来设置任意以上的PLD的电路配置。取决于被编程的电路配置，有可能存在基本块对电路配置无贡献的情况。具体地，因为PLD具有较大的尺寸和较高的通用性，所以基本块的数量增加；因为电路配置为特定用途而定制，所以对电路配置无贡献的基本块的数量增加。

然而，电源电压也供应给PLD中的对电路配置无贡献的基本块。因此，在基本块中，包括寄生电容的多种电容被浪费地充电和放电，导致消耗功率。在供应电源电压时，由于泄漏电流或断态电流，在基本块中发生不必要的功率消耗。例如，在使用CMOS形成反相器的情况下，虽然，理想地，在稳态下不消耗功率，但是由于流至栅极绝缘膜的泄漏电流或由于在源电极和漏电极之间流动的断态电流，实际上是消耗功率的。在使用块硅（bulk silicon）形成CMOS反相器的情况下，在室温下生成大约1 pA的断态电流，其中电源电压大约为3 V。在达到PLD的高度集成时，由于半导体元件的微型化或元件数量的增加，预期功率消耗将增加。

在使用可重写的PLD的情况下，通常使用EEPROM或SRAM作为用于存储连接结构的编程单元。然而，因为EEPROM利用隧道电流的原理写入和擦除数据，所以容易发生绝缘膜劣化。因此，实际上，重写数据的次数不是无限的，并且重写的数量的上限大约为数万次至几十万次。此外，在数据被写入时以及在数据被擦除时，施加至EEPROM的电压的绝对值高达大约20 V。因此，在数据被写入时以及在数据被擦除时功率消耗容易增加。此外，为了适用以上的操作电压大小，需要冗余的电路设计。

另一方面，SRAM一直需要电源电压的供应来保持数据。因此，如上所述，当供应电源电压时，甚至在稳态下也消耗功率；因此，如果使用SRAM的编程单元的数量随着高度集成而增加，则半导体装置的功率消耗增加。

鉴于以上的问题，本发明的一个目的在于提供一种能够降低功率消耗的半导体装置。本发明的另一个目的在于提供一种使用编程单元的高度可靠的半导体装置。

在根据本发明的一个实施例的半导体装置中，根据基本块之间的连接结构的改变，存在或不存在对基本块的电源电压的供应发生改变。即，在基本块之间的连接结构的改变产生对电路配置无贡献的基本块时，停止对于所讨论的基本块的电源电压的供应。

在本发明的一个实施例中，使用编程单元控制对基本块的电源电压的供应，该编程单元利用具有极低的断态电流或极低的泄漏电流的绝缘栅极场效应晶体管（下文中简称为晶体管）形成。以上的晶体管的带隙宽于硅半导体的带隙，并且晶体管的沟道形成区包括其本征载流子密度低于硅的本征载流子密度的半导体材料。具有这样的特性的半导体材料包括在沟道形成区中，使得能够实现具有极低的断态电流的晶体管。作为这样的半导体材料的示例，能够给定具有大约是硅的三倍大的带隙的氧化物半导体。

在本发明的一个实施例中，使用具有极低的断态电流或极低的泄漏电流的晶体管作为编程单元，该编程单元用于控制基本块之间的连接。