[发明专利]半导体存储器件及其驱动方法

说明书

技术领域

本发明涉及使用半导体的存储器件。

背景技术

有许多种使用半导体的存储器件。例如，能够给出动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）、电可擦除可编程只读存储器（EEPROM）、闪存（flash memory）等。

在DRAM中，通过将电荷保持于设置于存储单元中的电容器内来存储数据。但是，即使在用于开关的晶体管处于关断状态时，在源极与漏极之间也会产生少量的泄漏电流；因而，数据在相对短的时间（最长为几十秒）内就会丢失。因此，数据需要按一定的周期（通常为几十毫秒）来重写（刷新）。

在SRAM中，通过利用触发器电路的双稳态来保持数据。尽管CMOS反相器通常使用于SRAM的触发器电路中，但是由于在一个存储单元中使用六个晶体管，因而SRAM的集成度低于DRAM的集成度。另外，在没有供电时，数据丢失。

另一方面，在EEPROM或闪存内，所谓的浮置栅极被设置于沟道与栅极之间，并且电荷被存储于浮置栅极中，由此保持数据。存储于浮置栅极中的电荷即使在对晶体管的供电停止之后也得以保持，这就是为何这些存储器被称为非易失性存储器的原因。例如，专利文献1能够涉及闪存的描述。特别地，这些存储器在下文称为浮置栅极非易失性存储器（FGNVM）。

由于在某些级别的数据（多值数据）能够存储于FGNVM中的一个存储单元内，因而存储容量可能很大。此外，由于在NAND型闪存中能够显著地减少接触孔的数量，因而能够将集成度提高至某一程度。

但是，在传统的FGNVM中，在对浮置栅极注入电荷或者去除电荷时需要高电压。由于此，无法避免栅极绝缘膜的劣化，并且无法没有限制地重复写入和擦除。此外，通过施加高电压，当达到特定的集成度（50nm或更小的线宽）时在相邻的存储单元之间发生干扰；因此，在存储单元之间需要保持特定的距离。

[参考文献]

[专利文献]

[专利文献1]日本公开专利申请No.S57-105889

发明内容

如上所述，传统的半导体存储器件既有优点也有缺点。即使在关闭电源之后数据也能够保持于其内达一天或更长，优选地为一年或更长，更优选地为十年或更长的半导体存储器件是所期望的。另外，优选的是，对写入的次数没有限定，并且希望写入能够执行十亿次或更多。

而且，集成度同样是重要的。当最小线宽为F时，由一个存储单元所占用的面积在传统的SRAM中为100F²-150F²，在传统的DRAM中为8F²，在传统的NAND型闪存中为4F²-6F²，以及在传统的NOR型闪存中为6F²-12F²；但是，希望面积为40F²或更小，优选地为10F²或更小，更优选地为5F²或更小。

根据上述方面，DRAM或SRAM并不是优选的，因为在关闭电源时数据会丢失；至于SRAM，则是达不到所需的集成度。尽管FGNVM具有在关闭电源之后数据可保持至少十年的优点，但是写入的次数为十万次或更少。

鉴于上述情况，本发明的实施例的一个目的是提供满足以下全部三个条件的半导体存储器件：数据能够保持一小时或更长，优选地为一天或更长，更优选地为十年或更长；写入的次数能够为一百万次或更多；以及集成度为40F²或更小，优选地为10F²或更小，更优选地为5F²或更小。注意，在本说明书中，数据保持时间是使保持于存储单元内的电荷量减少至初始量的90％所需要的时间。

此外，本发明的实施例的一个目的是提供具有新型结构的存储器件及其驱动方法。特别地，本发明的实施例的一个目的是提供其中功率消耗能够得以降低的存储器件以及其中功率消耗能够得以降低的驱动方法。

本发明将在下文描述；在说明书中使用的术语被简要地描述。首先，晶体管的源极和漏极的名称通常根据所施加的电位来确定；但是，在本说明书中，为方便起见，当它们中的一个被称为源极时，另一个就被称为漏极，并且它们并不进行特别地区分。因此，源极在本说明书中能够可替换地称为漏极。