[发明专利]具有应变材料的半导体装置

说明书

技术领域

本发明大体上涉及具有应变材料的半导体装置。

背景技术

将例如只读存储器(ROM)单元阵列等存储器阵列制造为具有高密度和比一般逻辑装置小的占用面积。归因于此类装置的高密度和小占用面积，且随着工艺技术的演进，半导体裸片上存在有限的空间用于芯片上系统(SOC)装置的制造期间对装置尺寸的光学接近性校正(OPC)，所述SOC装置包含通用逻辑门和高密度存储器阵列。可用于对嵌入SOC装置中的ROM装置的OPC校正的有限空间可导致装置性能降低。提供较宽装置以准许OPC校正的替代方案可改进性能，但通常将消耗较大的存储器面积，且将因较大装置尺寸而产生较高的电流泄漏。

发明内容

半导体装置可具有应变材料，其导致对半导体装置的单元的非对称应变。举例来说，在ROM装置中，可在存储器单元的晶体管的源极的区中施加比所述晶体管的漏极的区中多的应变材料。举例来说，所述漏极可为与第一邻近单元共享且提供很少面积供将应变材料沉积在共用漏极上的共用漏极。相反，源极可与第二邻近单元的源极分开或隔离，从而提供较大面积供将所述应变材料沉积在源极上。与漏极相比，源极处的额外应变材料可引起沿存储器单元的晶体管的沟道的非对称应变，其改进单元的性能。

在特定实施例中，揭示一种方法，其包含将应变材料施加到包括多个单元的半导体装置。所述单元中的至少两者彼此邻近。所述至少两个单元中的第一者包括第一源极，且所述至少两个单元中的第二者包括第二源极。所述第一源极接近所述第二源极，且浅沟槽隔离区域位于所述第一源极与所述第二源极之间。所述应变材料的至少一部分沉积在所述第一源极与所述第二源极之间的所述浅沟槽隔离区域上。

在另一特定实施例中，所述方法包含将第一掩模施加到半导体装置以形成经图案化装置。所述第一掩模识别至少一个虚拟栅极。所述方法包含蚀刻所述经图案化装置以移除所述至少一个虚拟栅极以在所述经图案化装置内形成经蚀刻区。所述方法进一步包含将应变材料沉积到所述经图案化装置内的所述经蚀刻区。

在另一特定实施例中，揭示一种设备，其包含半导体装置。所述半导体装置包含第一单元，其包括第一漏极与第一源极之间的第一栅极。所述半导体装置还包含第二单元，其邻近所述第一单元。所述第二单元包括第二漏极与第二源极之间的第二栅极。所述半导体装置进一步包含浅沟槽隔离区域，其位于所述第一源极与所述第二源极之间。所述第一源极上以及所述第二源极上的应变材料的第一量大于所述第一漏极上以及所述第二漏极上的应变材料的第二量。

所揭示实施例中的至少一者所提供的一个特定优点在于可通过施加可导致对单元的非对称所引起应力的应变材料来增强单元的性能。因此，可在不减小单元密度的情况下改进例如ROM等装置的性能。因应变材料而增加的性能可至少部分地补偿因随着单元密度增加而减小的OPC校正而引起的性能降低。

在检视整个申请案后，将明白本发明的其它方面、优点和特征，申请案包含以下部分：附图说明、具体实施方式和权利要求书。

附图说明

图1是包含应变材料的半导体装置的特定说明性实施例的图；

图2是包含应变材料的半导体装置的制造的第一说明性实施例的总图；

图3是包含应变材料的半导体装置的制造的第二说明性实施例的总图；

图4是包含应变材料的半导体装置的制造的第三说明性实施例的总图；

图5是形成包含应变材料的半导体装置的方法的第一说明性实施例的流程图；

图6是形成包含应变材料的半导体装置的方法的第二说明性实施例的流程图；

图7是包含组件的无线通信装置的特定实施例的框图，所述组件包含在源极上具有比漏极上多的应变材料的单元；以及

图8是说明用于结合在源极上具有比漏极上多的材料的单元使用的制造工艺的数据流程图。

具体实施方式