[发明专利]用于半导体封装应用中的互连导电物薄膜及其相关方法

说明书

发明领域

本公开一般涉及用于集成电路封装的互连导电物薄膜，所述薄膜包含多个由基板承载的导电域。更具体地，基板为包含亚微米级填料的聚酰亚胺薄膜并且聚酰亚胺具有杂交体主链结构。

发明背景

将集成电路封装技术应用于集成电路芯片：(1)在芯片上提供用于为电路供电的电流通道；(2)分配信号到芯片上并离开芯片；(3)移除由集成电路芯片直接或间接产生的热量；以及(4)承载芯片并保护其免受不利环境的影响。典型的球栅阵列(BGA)集成电路封装包括固定到柔性聚酰亚胺互连导电物薄膜上的集成电路芯片。在此类球栅阵列型集成电路封装应用中，细焊线用于将集成电路芯片上的焊垫连接到聚酰亚胺互连导电物薄膜上的导电线路上。导电线路通向焊球。所述焊球为安装到聚酰亚胺互连导电物薄膜的相对侧上并由球栅阵列封装的底部突出的焊球阵列之一。这些焊球与位于基板(例如印刷电路板)上的焊垫阵列互连。因此，典型的球栅阵列封装将集成电路上的每个焊垫电连接到印刷电路板上的焊垫上。

在此类封装应用中，加工温度有时会非常高，例如超过300℃。在此类极高操作温度下，互连导电物薄膜可表现出尺寸变化。此外，试图降低加工成本会需要越来越高张力下的双卷轴操作，而此类高张力加工也会导致互连导电物薄膜表现出尺寸变化。工业中趋向于较小的尺寸变化(互连导电物薄膜表现出的)公差，这是由于每一代新产品中集成电路芯片、集成电路封装及相关电路的尺寸不断减小以便降低生产成本。因此，工业中仍然需要用于集成电路封装应用的聚酰亚胺互连导电物薄膜，所述薄膜具有改善的热稳定性和尺寸稳定性。

授予Jiang等人的U.S.6,770,981涉及用于球栅阵列封装应用的复合互连导电物薄膜。

发明概述

本公开涉及用于集成电路封装的互连导电物薄膜，所述集成电路包含由具有5-150微米厚度的基板承载的多个导电域。基板包含衍生自以下的聚酰亚胺：

i)至少一种芳族二酸酐组分，所述芳族二酸酐组分选自由下列组成的组：刚棒二酸酐、非刚棒二酸酐以及它们的组合，和

ii)至少一种选自由下列组成的组的芳族二胺组分：刚棒二胺、非刚棒二胺以及它们的组合。

基于所述聚酰亚胺的总二酸酐组分和总二胺组分计，二酸酐与二胺的摩尔比为48-52∶52-48，并且X∶Y的比率为20-80∶80-20，其中X为刚棒二酸酐和刚棒二胺的摩尔百分比，并且Y为非刚棒二酸酐和非刚棒二胺的摩尔百分比。所述基板还包含在至少一个尺寸上小于(数均)550纳米，具有大于3∶1的长宽比，在所有尺寸上小于所述基板厚度，并且以基板的10-45体积％的量存在的亚微米级填料。

附图简述

图1A示出了根据本公开的一个实施方案采用扩展引线的面朝下内缩型封装的底视图。

图1B示出了根据本公开的一个实施方案采用扩展引线的面朝下内缩型封装的断片剖面图。

图1C示出了根据本公开的一个实施方案在基板的第二表面上具有引线的采用扩展引线的面朝下内缩型封装的断片剖面图。

图1D示出了根据本公开的一个实施方案其中适配层设置在芯片的外皮表面与基板的第一表面之间的采用扩展引线的面朝下内缩型封装的断片剖面图。

图2为微球栅阵列封装的透视图。

图3为微球栅阵列封装的剖面图。

图4为本发明优选的互连导电物的剖面图。

图5为连结到第二阶封装上的第一阶封装的剖面图。

图6为显示为不含第一阶封装壳体的图5中第一阶封装的剖面图。

发明详述

定义

“导电区域”旨在表示任何材料，例如导电焊垫、导电电路或线路等。导电区域由本公开的聚酰胺薄膜承载。导电区域至少部分地在集成电路芯片与并非集成电路芯片部件的主体之间提供导电界面。导电界面使得：i.集成电路芯片控制(或影响)并非集成电路芯片部件的主体(例如，印刷线路板上的电路、输入/输出装置等)；和/或ii.使得并非集成电路芯片部件的主体控制(或影响)集成电路芯片(例如，为集成电路芯片供电的电连接)。

“薄膜”旨在表示自立式薄膜或(自承或非自承)涂层。术语“薄膜”与术语“层”互换使用并且是指覆盖所期望的区域。