[发明专利]高速访问存储器和方法

权利要求书

1.一种高速缓存访问存储器中的方法，用于门控已经无效的高速缓存访问存储器中的任何行的读取访问，所述方法包括：

通过高速缓存访问存储器中的地址解码器，发送存储器访问到与所述存储器访问相关联的非门控字线驱动器和门控字线驱动器；

通过非门控字线驱动器，确定所述存储器访问是写入访问或读取访问；

响应于非门控字线驱动器确定所述存储器访问是读取访问，通过非门控字线驱动器，输出有效位存储器单元中存储的数据到门控字线驱动器；

通过门控字线驱动器，确定所述存储器访问是写入访问或读取访问；

响应于门控字线驱动器确定所述存储器访问是读取访问，通过门控字线驱动器，确定通过非门控字线驱动器来自有效位存储器单元的数据指示有效数据或无效数据；以及

响应于数据无效，通过门控字线驱动器，拒绝与门控字线驱动器相关联的存储器单元的行中的数据的输出。

2.如权利要求1所述的方法，还包括：

响应于数据有效，通过门控字线驱动器，通知与门控字线驱动器相关联的存储器单元的行以输出数据。

3.如权利要求1或权利要求2所述的方法，还包括：

响应于非门控字线驱动器确定所述存储器访问是写入访问，通过非门控字线驱动器，将与写入访问相关联的数据写入与非门控字线驱动器相关联的有效位存储器单元；

通过非门控字线驱动器，输出有效位存储器单元中存储的数据到门控字线驱动器；以及

响应于门控字线驱动器确定所述存储器访问是写入访问，通过门控字线驱动器，将与写入访问相关联的数据写入与门控字线驱动器相关联的存储器单元的行。

4.如权利要求1、2或3所述的方法，其中所述非门控字线驱动器是多个非门控字线驱动器之一，其中所述门控字线驱动器是多个门控字线驱动器之一，并且其中地址解码器通过以下方式确定将发送存储器访问到多个非门控字线驱动器中的哪一个非门控字线驱动器和多个门控字线驱动器中的哪一个门控字线驱动器：

通过地址解码器解码与从外部逻辑接收的存储器访问相关联的地址。

5.如之前权利要求的任一所述的方法，其中非门控字线驱动器包括：

第一与门和第二与门，其中第一与门具有读取使能read_enable信号和写入访问互补信号write_enable’的输入，并且其中第二与门具有读取互补信号read_enable’和写入使能write_enable信号的输入；

或门，其中所述或门接收来自第一与门的输出和来自第二与门的输出作为输入；以及

第三与门，其接收来自所述或门的输出作为第一输入以及地址解码address_decode信号作为第二输入，其中

响应于接收写入访问：

所述read_enable信号对第一与门设为低，所述read_enable’信号对第二与门设为高，所述write_enable信号对所述第二与门设为高，并且所述write_enable’信号对所述第一与门设为低；

响应于所述write_enable信号和所述read_enable’信号两者都为高，第二与门对所述或门输出，并且所述或门对第三与门输出；以及

响应于接收来自所述或门的输出以及利用所述address_decode信号，第三与门输出写入访问信号到有效位存储器单元；

响应于接收读取访问：

所述read_enable信号对第一与门设为高，所述read_enable’信号对第二与门设为低，所述write_enable信号对所述第二与门设为低，并且所述write_enable’信号对所述第一与门设为高；

响应于所述read_enable信号和所述write_enable’信号两者都为高，第一与门对所述或门输出，并且所述或门对第三与门输出；以及

响应于接收来自所述或门的输出以及利用所述address_decode信号，第三与门输出读取访问信号到有效位存储器单元。