[发明专利]多核系统、多核系统的控制方法以及在非暂态可读介质中存储的程序

说明书

技术领域

本发明涉及多核系统、多核系统的控制方法以及存储程序的非暂态可读介质。

背景技术

已经研发了包括由多核构成的用于嵌入用途的多个CPU(中央处理单元)核的处理器(MPU：微处理单元)。这些处理器被形成在包括外围设备的一个芯片上。操作多核CPU上的几个不同OS(操作系统)的技术是已知的。进而，向多个CPU核通知单个中断请求(IRQ：中断请求)的方式被已知是MPU的功能。而且，能够配置MPU以根据寄存器设置向哪一个CPU核分配哪一个中断请求。

此外，例如如图8中所示，经由I2S(IC间的声音)总线从MPU50内的CPU向ADAC(音频DAC)51传输音频数据的技术是已知的。音频数据例如是PCM(脉冲编码调制)音频。注意到，I2S是由PHILIPS(注册商标)制造的、形成音频数据的接口设备的串行通信格式。在I2S标准中，能够经由I2S总线向ADAC 51输出PCM音频和压缩音频(例如μ-law和ADPCM)。而且，在图8中，I2C(集成电路间)总线是用于由PHILIPS(注册商标)研发的设备控制的串行总线。ADAC 51将音频数据转换为立体声音频。DAC是D/A转换器。经由扬声器播放从ADAC 51输出的模拟音频(立体声)。

此外，包括FIFO(先进先出)缓冲器的I2S设备是已知的。这样的I2C设备使存储到FIFO缓冲器的音频数据出列，并且经由I2S总线将其输出到ADAC。然后，在从FIFO缓冲器出列并减小的数据尺寸达到诸如4、8、16和32字节的边界时，存在能够生成中断(以下将其称为“FIFO边界中断”)的IS2设备。通常，该中断用于PIO(编程的输入/输出)传输。

发明内容

技术问题

本发明的申请人公开了用于在先前递交的日本专利申请No.2009-190103中的单个多核CPU上操作多个OS的技术。当在这些多个OS之间共享I2C设备时，即使在控制I2S设备的OS由于内核恐慌、冻结等等而被禁用时，该技术也能够使能其它OS控制I2C设备。这通过简单配置防止了声音跳跃。

这里，参照图9A和图9B说明在日本专利申请No.2009-190103中公开的技术。图9A示出了音频数据和处理的流。主系统侧的OS利用DMA传输完成中断作为触发进行操作，并且执行音频数据的音频混合处理以及DMA传输请求处理。然后，音频混合处理之后的音频数据被用DMA方式传输到FIFO。

然而，在主系统侧的OS被禁用时，DMA传输请求处理将不在某一时间内被执行。因此，生成I2S运行下错误。因此，在DMA传输间隔(表明从生成DMA传输完成中断直到生成I2S运行下错误的时间)超出所述某一时间时，FIFO变为空并且生成声音跳跃。

因此，在该技术中，在执行音频数据到被包括在I2S设备中的FIFO的DMA传输之后，多个OS接收DMA(直接存储器访问)传输中断。待机侧的OS利用DMA传输完成中断作为触发进行操作，并且设置HW(硬件)定时器。进而，主系统侧的OS执行音频数据的音频混合处理以及DMA传输请求处理，并且取消HW定时器。因此，能够检测到主系统侧的OS由HW定时器的超时而被禁用。然后，在HW定时器超时时，其表明主系统侧的OS被禁用。因此，进行从主系统侧的OS到待机系统侧的OS的切换，并且继续音频混合处理和DMA传输请求处理，这防止使FIFO缓冲器排空并且防止生成声音跳跃。

如目前为止所描述的，在该技术中，检测到主系统侧的OS被禁用的待机系统侧的OS代替主系统侧的OS继续所述音频混合处理等等。而且，该技术使能用于执行音频混合处理等等的DMA传输中断线程的处理方法以便不生成待根据DMA传输完成中断的接收选择的I2S运行下错误。

具体地说，将取决于音频混合处理时间的长度以及DMA传输间隔(≈I2S运行下错误生成时间)选择模式A和B的处理方法之一。注意到，能够根据实现环境的规范计算音频混合处理时间和DMA传输间隔。实现环境的规范例如是FIFO缓冲器级的数量、音频采样频率、DMA传输尺寸以及I2S设备的CPU时钟。

参照图9B说明模式A和B的选择条件。图9B示出了在模式A和B的选择条件下音频混合处理时间和I2S运行下错误生成时间之间的关系。