[发明专利]多核系统、多核系统的控制方法以及在非暂态可读介质中存储的程序有效
| 申请号: | 201080052247.8 | 申请日: | 2010-08-04 |
| 公开(公告)号: | CN102667745A | 公开(公告)日: | 2012-09-12 |
| 发明(设计)人: | 笹川贤太郎 | 申请(专利权)人: | 日本电气株式会社 |
| 主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F11/20;G06F13/28;G10L19/00 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 吴立明;姜彦 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 多核 系统 控制 方法 以及 非暂态 可读 介质 存储 程序 | ||
1.一种多核系统,包括:
在第一处理器核上操作、混合第一和第二音频数据并且将所混合的合成音频数据存储到用于DMA传输的缓冲器的主系统程序;
在第二处理器核上操作并且作为所述主系统程序的待机系统操作的待机系统程序;以及
顺序存储从所述用于DMA传输的缓冲器传输的所述合成音频数据并且播放所存储的合成音频数据的音频输出装置,
其中在被存储到所述用于DMA传输的缓冲器的所述合成音频数据的存储量没有达到根据被存储到所述音频输出装置的所述合成音频数据的存储量确定的预定数据量时,所述待机系统程序接管并且执行由所述主系统程序执行的所述合成音频数据的所述混合和所述存储。
2.根据权利要求1的多核系统,其中每次在被存储到所述音频输出装置的所述合成音频数据的存储量降低预定单位时,所述待机系统程序评估被存储到所述用于DMA传输的缓冲器的所述合成音频数据的存储量是否达到根据被存储到所述音频输出装置的所述合成音频数据的降低量确定的预定阈值,并且在没有达到所述预定阈值时,所述待机系统程序接管并且执行由所述主系统程序执行的所述合成音频数据的所述混合和所述存储。
3.根据权利要求1的多核系统,其中所述音频输出装置包括使从所述用于DMA传输的缓冲器传输的所述合成音频数据入列并且要被播放的所述合成音频数据被从其出列的FIFO缓冲器。
4.根据权利要求3的多核系统,其中
每次在被存储到所述FIFO缓冲器的所述合成音频数据被出列预定单位时,所述音频输出装置向所述待机系统程序输出FIFO边界中断,并且
所述待机系统程序评估被存储到所述用于DMA传输的缓冲器的所述合成音频数据的存储量是否达到根据被存储到所述FIFO缓冲器的所述合成音频数据的存储量确定的预定阈值,并且在没有达到所述预定阈值时,所述待机系统程序接管并且执行由所述主系统程序执行的所述合成音频数据的所述混合和所述存储。
5.根据权利要求4的多核系统,进一步包括向所述FIFO缓冲器传输被存储到所述用于DMA传输的缓冲器的所述合成音频数据的DMA控制器,并且在所述传输完成时,所述DMA控制器向所述待机系统程序输出DMA传输完成中断,其中
所述待机系统程序根据来自所述DMA控制器的所述DMA传输完成中断向所述音频输出装置输出使能所述FIFO边界中断的输出的FIFO边界中断开始请求,并且
在完成所述合成音频数据的所述混合和所述存储时,所述主系统程序输出禁用所述FIFO边界中断到所述音频输出装置的所述输出的FIFO边界中断停止请求。
6.根据前述权利要求1到5中的任意一项的多核系统,其中
所述主系统程序包括第一操作系统和在所述第一操作系统上操作的第一声音驱动器,
所述待机系统程序包括第二操作系统和在所述第二操作系统上操作的第二声音驱动器,并且
所述第二声音驱动器接管和执行由所述第一声音驱动器执行的所述合成音频数据的所述混合和所述存储。
7.根据权利要求6的多核系统,进一步包括存储所述第一音频数据的第一环形缓冲器以及存储所述第二音频数据的第二环形缓冲器,其中
所述主系统程序的所述声音驱动器从所述第一和所述第二环形缓冲器顺序获得所述第一和所述第二音频数据,并且
在接管和执行所述合成音频数据的所述混合和所述存储时,所述第二声音驱动器从位于所述第一和所述第二环形缓冲器的位置中由被存储到所述DMA缓冲器的所述合成音频数据的存储量表明的位置之前至少一个样本的位置接管和执行所述第一和所述第二音频数据的所述混合和所述存储。
8.根据权利要求7的多核系统,其中
所述主系统程序进一步包括生成所述第一音频数据的第一应用程序,
所述待机系统程序进一步包括生成所述第二音频数据的第二应用程序,
所述第一声音驱动器包括转换由所述第一应用程序生成的所述第一音频数据的采样速率并且将其存储到所述第一环形缓冲器的接口装置以及执行所述合成音频数据的所述混合和所述存储的驱动器核装置,
所述第二声音驱动器包括转换由所述第二应用程序生成的所述第二音频数据的采样速率并且将其存储到所述第二环形缓冲器的接口装置以及执行所述合成音频数据的所述混合和所述存储的驱动器核装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201080052247.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:来自放线菌的杀虫发酵液
- 下一篇:透明的发光窗元件





