[发明专利]结型场效应晶体管及其制造方法

说明书

对相关申请的引用

本申请涉及2009年11月2日提交的、申请号为No.12/611052、代理人案号为No.ADIRE.015A、名为“IMPROVED JUNCTION FIELD EFFECT TRNSISTOR”的申请。

技术领域

本发明涉及一种改进的结型场效应晶体管，且特别涉及一种减小栅极电流的方法。

背景技术

可以采用与用于制造双极晶体管的工艺类似且兼容的制造工艺来制造结型场效应晶体管，JFET。例如可由双极晶体管的集电极形成JFET的背栅(也称作底栅)。漏极和源极在与用于形成双极晶体管的基极区域相同的制造步骤中形成。

JFET可以形成为P沟道或N沟道器件。理想地，FET应该没有栅极电流。但是当器件内的电流密度相对较大且器件的漏极-源极电压相对较大时，实际器件(尤其是N沟道JFET)进入栅极电流明显上升的状态。文中所谓的“大”是根据不同的器件而变化的，且可能仅为几伏特或几十伏特。

发明内容

根据本发明的第一方面，提供了一种电子器件，所述电子器件包含具有漏极、栅极和源极的场效应晶体管，其中漏极和源极由第一类型的半导体区域形成，且其中在栅极和漏极之间还设置有另一掺杂区。

由此可以通过提供另一掺杂区来减小漏极附近的场强度。该另一掺杂区可被看作形成中间漏极。

优选地，该第一类型的半导体区域为N掺杂半导体，并且第二类型的任何区域为P掺杂半导体。但是这些掺杂或导电类型可以相互调换。

在优选实施例中，该中间漏极不与任何器件端子相连接，也不以电压方式连接到器件的任何其它区域，由此允许其浮置至或另外地获得介于漏极和源极电压之间的电势。因此可通过改变中间区域相对于漏极的间距(其在漏极和栅极之间的位置)，和/或其宽度来控制中间漏极所获得的漏极电压的比例。

根据本发明的第二方面，提供了一种形成场效应晶体管的方法，包括掺杂半导体区以形成源极、漏极和沟道的步骤，并且其中在漏极和沟道之间形成另一掺杂区。

根据本发明的第三方面，提供了一种具有源极区、第一和第二漏极区的场效应晶体管，其中第二漏极区位于第一漏极区和源极区之间。

附图说明

将参照附图，仅以非限制性示例的方式对本发明进行描述，在附图中：

图1为示例性结型场效应晶体管的漏极电流相对于漏极-源极电压的曲线图；

图2为示例性晶体管的作为固定漏极电压的函数的栅极电流与漏极电流的比率的对数曲线图；

图3为现有技术的结型场效应晶体管的截面示意图；

图4示意性地示出了在36伏的漏极电压下图3所示的器件中的耗尽层的扩展；

图5示意性地示出了在36伏的漏极电压下图3所示的器件中的相等的电势；

图6为图3所示晶体管的平面示意图；

图7为根据本发明的实施例、用于在对晶体管的源极、漏极和中间漏极区域进行掺杂的过程中限定掺杂的空间扩展的掩模的平面图；

图8示出了根据本发明的实施例的晶体管结构的示意截面；

图9为图8的晶体管在示例性高电压下使用时的等势图；

图10示意性地示出了图8的晶体管在示例性高电压下使用时的电流密度和耗尽区边界；

图11a和11b示出了现有技术的晶体管和根据本发明的实施例的晶体管的漏极电流相对于漏极电压的关系和作为漏极电压的函数的栅极电流相对于漏极电流的比率；以及

图12示出了根据一实施例使用的修改掩模。

具体实施方式