[发明专利]形成半导体器件的方法

说明书

相关申请

本申请要求“Lu”等人的申请号为61/239,729、代理机构案卷编号为VISH一8781.PRO、提交日为2009年9月3日、标题为“System and Method for Substrate Wafer Back Side and Edge Cross Section Seals”的美国临时申请作为优先权，该临时申请通过引用整体并入本文中。

技术领域

本发明的实施例涉及半导体设计和制造领域，特别是衬底晶圆背面和边缘截面密封的系统和方法。

背景技术

外延是单晶衬底上生长或沉积一层单晶(如硅)的工艺。典型的工艺包括化学气相沉积(CVD)，其中气相硅源，如四氯化硅(SiCl₄)、三氯硅烷(SiHCl₃)，二氯硅烷(SiH₂Cl₂)和/或硅烷(SiH₄)在氢载气中，在例如700℃至1200℃的高温下，通过硅衬底，引起外延生长过程。需要理解的是，外延过程也可以生长非硅材料。

在半导体制造业，外延是一个重要的过程，经常被用于在硅晶圆被加工成半导体器件前，在硅晶圆的抛光的平坦的表面上生长预掺杂质的硅层。外延通常被用于功率半导体器件的制造，如用在电脑电源供应器、起搏器、自动售货机控制器、汽车计算机等中的功率半导体器件。

图1A(常规工艺)说明了一个众所周知的外延生长的有害的边界效应，称为“自掺杂(auto-doping)”。在自掺杂过程中，源自衬底110的掺杂剂迁移到外延层120中，有害地改变了外延层120的掺杂分布。需要理解的是，从衬底向外延层的掺杂剂迁移可以采用多种途径，包括例如释放到工艺气体中。通常，自掺杂可能会导致许多种不良影响，包括，例如，减少外延层的击穿电压。另外，自掺杂过程通常既不可控制，也不可以预测。因此，自掺杂会导致许多不良影响。

晶圆的背面上可有一个可选的氧化物密封层125。氧化物密封层125通常意在降低自掺杂。然而，在多个外延层生长过程之间的多个清洁过程中，氧化物密封层125可能会被侵蚀并且导致“针孔”缺陷。当氧化物密封层125受到这样的腐蚀时，氧化物密封层125不能防止自掺杂。

当外延不期望地生长在晶圆背面时，外延过程的另一个问题出现了。图1B(常规工艺)说明了当暴露于工艺气体中时，在晶圆110/氧化物密封层125的背面或反面，形成了一个不规则的硅“凸起”或结节130。氧化物密封层125的针孔缺陷是形成这种结节的主要位置，尽管这种结节可能也会形成于其它位置，包括在没有氧化物密封层125的位置。这种凸起通常是不均匀的。例如，这种非有意的背面外延生长不会形成一个均匀的、平滑的层，而是会形成多个不规则凸起。这些凸起产生了一个不平坦的晶圆背面，这可能会干扰随后的半导体加工步骤，例如它们会阻碍晶圆在加工装置中的准确对齐。例如，如图1B所示，由于结节130，晶圆110无法平坦地放置。

虽然有许多系统和方法，以减轻自掺杂和不期望的背面外延生长，包括对其效果的认可，然而这些传统的工艺方法不是在任何环境下都是能被接受的。此外，众所周知的方法是使用多个外延层。在这种情况下，由于多个外延生长过程，自掺杂和/或背面结节的累积量可能是巨大的，或者寻求不到令人满意的传统的缓解技术。

发明内容

总的来说，本文公开了一种用于衬底晶圆背面和边缘截面密封的系统和方法。用于衬底晶圆背面和边缘截面密封的系统和方法是有需求的。另外，制作没有有害的边界效应累积的多个外延层的系统和方法是有需求的。进一步，制作具有垂直沟槽和/或垂直掺杂柱的多个外延层的系统和方法是有需求的。再进一步，与传统的晶圆制作系统兼容和互补的衬底晶圆背面和边缘截面密封的系统和方法是有需求的。依照本发明的实施例为这些需求而提供。

本文公开了一种用于衬底晶圆背面和边缘截面密封的系统和方法。按照第一方法实施例，获取第一导电类型的硅晶圆。在该硅晶圆的正面上生长一个第一导电类型的外延层。对外延层进行注入以形成一个相反的导电类型的区域。重复上述生长和注入，以形成该相反的导电类型的垂直的柱。上述硅晶圆同样可以被注入，以形成一个相反的导电类型的区域，该区域与上述垂直的柱垂直对齐。

按照第二方法实施例，在硅晶圆的全部表面及边缘上沉积一层硅氧化物。从所述硅晶圆的正面移除硅氧化物。在所述硅晶圆的背面、在硅氧化物上沉积一层多晶硅。在硅晶圆的正面上生长一层外延硅。所述外延硅层的自掺杂，相比较于没有硅氧化物层的晶圆上的外延硅的生长过程中产生的自掺杂减少了。