[发明专利]具有分区扫描链的集成电路的扫描测试中的增强控制

权利要求书

1.一种集成电路，包括：

多个贮存元件，其可操作为多个扫描链；和

测试控制器，其被设计为接收指示相应的具体持续时间的数字数据，其中所述多个扫描链中的每个扫描链被置于扫描模式，所述测试控制器在由所述数字数据指示的相应的所述持续时间中扫描所述多个扫描链中的每个扫描链中的数据，所述数字数据具有独立地指示每个所述具体持续时间的能力，并且所述数字数据自连接到外部测试器的管脚组接收，其中所述管脚组中的管脚数目小于所述多个扫描链的数目。

2.根据权利要求1所述的集成电路，其中所述多个扫描链中的每一个包括在多个分区中相应的一个分区中；并且

其中所述多个分区的数目大于2，以便所述测试控制器在彼此独立的各自的持续时间中扫描相应分区中的所述扫描链的扫描数据。

3.根据权利要求2所述的集成电路，其中所述管脚组中的管脚的所述数目等于1。

4.根据权利要求1所述的集成电路，其中所述测试控制器包括用于所述多个扫描链中的每个的延迟寄存器和计数寄存器，所述延迟寄存器和所述计数寄存器耦合为链，从而经由所述管脚组接收相应的值；并且其中在所述计数寄存器中加载的值指示所述相应扫描链的扫描的相应持续时间的长度，并且所述延迟寄存器指示所述扫描持续时间开始的起始信号之后的延迟。

5.根据权利要求4所述的集成电路，其中所述测试控制器进一步包括多个级，每个级接收在相应的所述延迟寄存器和所述计数寄存器中存储的值，并且生成多个分区选择信号中相应的一个分区选择信号；所述分区选择信号指示执行所述相应扫描链的扫描的所述具体持续时间。

6.根据权利要求5所述的集成电路，其中所述多个级中的每个级包括：

延迟元件，其延迟所述起始信号并且提供延迟信号作为输出；

计数器，其在接收所述延迟信号的跳变后开始计数；

比较器，其比较所述计数器中的值和相应于相同级的所述计数寄存器中的值；和

一组组合门，其基于所述比较器的输出和所述延迟信号生成所述分区选择信号。

7.根据权利要求6所述的集成电路，其中所述测试控制器进一步包括用于除了初始级以外的所述多个级中的每个级的旁路寄存器；其中所述起始信号是用于除了所述初始级以外的所述多个级中的每个级的本地起始信号，所述起始信号是自用于所述初始级的所述外部测试器接收的全局起始信号；并且其中除了所述初始级以外的所述多个级中的每个级包括多路复用器，从而基于从相应的所述旁路寄存器接收的选择值而选择所述全局起始信号或者来自先前级的结束信号以作为所述本地起始信号，其中所述结束信号指示用于先前级的扫描持续时间的结束。

8.根据权利要求5所述的集成电路，其中所述测试控制器进一步包括：

第一逻辑门，其相应于所述多个级中的每个级，其中所述第一逻辑门以相应的所述分区选择信号门控自所述外部测试器接收的全局主时钟，从而生成分区时钟信号，该分区时钟信号对相应的扫描链中的每个贮存元件计时；和

第二逻辑门，其相应于所述多个级中的每个级，其中所述第二逻辑门以相应的所述分区选择信号门控自所述外部测试器接收的主扫描使能，从而生成用于所述相应的扫描链的分区扫描使能信号。

9.根据权利要求8所述的集成电路，其中根据相应的所述分区扫描使能信号和所述分区时钟信号，多个测试向量中相应的一个测试向量被扫描到所述多个扫描链中各自的一个扫描链中；并且其中所述多个测试向量被设计为在所述集成电路中执行固定故障测试。

10.根据权利要求9所述的集成电路，其中所述多个扫描链包括第一扫描链和第二扫描链；

所述第一扫描链在第一时钟周期序列中扫入除第一向量的最后一比特以外的第一比特序列中的每个比特；

所述第二扫描链在第二时钟周期序列中扫入第二向量的第二比特序列中的每个比特，所述第二时钟周期序列的至少一些接着所述第一时钟周期序列中的最后一个时钟周期；和

寄存器，其在所述第二时钟周期序列的最后的时钟周期之前存储所述最后一比特；

其中所述寄存器中存储的比特随着所述第二时钟周期序列的所述最后的时钟周期被扫入，并且所述第一扫描链和所述第二扫描链中的至少一个在所述最后的时钟周期之后被置于捕获相位，从而执行跳变故障测试。