[发明专利]电涌保护器件

说明书

技术领域

本发明涉及包括第一传导类型的半导体基板的电涌保护器件，所述半导体基板具有第一表面和与第一表面相对的第二表面，基板还包括第一表面处的第一结器件，该第一结器件具有取向平行于第一表面的结。

背景技术

电子器件损坏的常见原因在于电子器件暴露于电过应力或静电放电脉冲。为此，包括这种电子器件的封装通常配备一个或多个保护电子器件不暴露于这种脉冲下的电涌保护器件。

这样的电涌保护器件必须能够消耗电力供应中的全尖峰，但是不能干扰电子器件的正常运行。例如，对于包括数据线的电子器件而言，重要的是电涌保护器件具有尽可能小的电容，以确保实现数据线上足够的数据传输速率。

典型地，电涌保护器件必须能够处理具有延长持续时间的电力供应中的电涌。目前存在若干标准，在脉冲持续时间方面规定了要求的电涌保护器件的行为。例如，IEC 61000-4-5和IEC 61643-321标准分别规定电涌保护器件必须能够处理数据或电力线上所谓的8/20和10/1000脉冲。为了实现所要求的行为，电涌保护器件典型地在出现这种脉冲期间将数据线或电力线短接至地。理想地，除了在上述低电容之外，电涌保护器件还能够在低筘位电压下处理大电流。

分立的ESD保护器件典型地包括一个或多个p-n结器件，例如注入(即，扩散)到表面中以提供半导体器件封装的正引线框与负引线框之间的低欧姆连接的二极管。这样p-n结器件可以串联以降低保护器件的电容。

可以考虑不同类型的结器件。例如，单向电涌保护器件倾向于利用肖特基二极管或p-n结二极管。电涌保护器件的鲁棒性典型地随着二极管的有源区而改变，而热传导率可以通过在电涌保护器件的表面上放置金属夹来提高。通过使用金属或焊料来建立导电连接的，将电涌保护器件的背面典型地安装在引线框之一上。

典型地，通过使用以具有横向位移的方式在分立的基板上或注入到单个基板的表面中的多个结器件，来实现引线框之间电涌保护的双向性。还使用了基板的堆叠。具体实现方式可以取决于保护所针对的电涌脉冲的类型。

图1示出了对抗8/20脉冲的现有技术布置，该布置具有安装在引线框120上的两个电涌保护器件100，电涌保护器件100经由相应的接合线连接110连接至另一引线框130、140。每个电涌保护器件包括连接至接合线110的具有n型杂质102的p型硅基板。这样的布置可以用于保护免受8/20脉冲。如图1中所见，具有较小n型杂质区102的电涌保护器件100用作正向偏置的小二极管。其主要作用在于降低总电涌保护结构的电容。具有较大n型杂质区102(即，具有较大二极管)的电涌保护器件100是反向偏置的，并且可以经受电涌脉冲的能量。

图2示出了另一现有技术布置，在该布置中两个电涌保护器件100堆叠在引线框120的上面，顶部基板通过接合线110连接至另一引线框130。每个电涌保护器件包括金属连接112、由传导类型相反的各个注入区102和104形成的p-n结，其中电涌保护器件100通过导电夹层114彼此分开。

对于许多应用而言，需要较大和/或多个电涌保护器件来提供令人满意的电涌保护，以确保电涌保护器件可以消耗ESD或电过应力事件期间产生的全电流。这成本较高，并且要求需要电涌保护的装置的较大面积专用于这样的电涌保护器件。

发明内容

本发明寻求提供一种针对电流电涌具有改善的鲁棒性的电涌保护器件。

根据本发明的一个方面，提供了一种根据权利要求1所述的电涌保护器件。

在半导体基板的相对表面上提供结器件，改善基板每单位尺寸的电涌鲁棒性，其中在暴露于电涌脉冲下时半导体基板的相对表面各自产生电场的实质部分。与现有技术电涌保护器件相比，这转换成基板吸收较大电流电涌的能力，因此减小了所需的电涌保护器件面积和/或所需的电涌保护器件的数目。此外，这确保了器件在相应结周围包括两个不同的热点，因此降低了在暴露于电涌脉冲下时局部加热引起器件损坏的风险。

适合的结器件包括p-n结二极管、肖特基二极管、晶体管、晶闸管及其组合。术语结器件旨在包括所有半导体器件，其中至少一个结表现为器件的(半)导电结构之间的(势)垒。本发明的电涌保护器件的相对表面上的相应结器件可以具有相同类型或者可以是不同类型的结器件。

适合的半导体基板材料包括但不限于硅基板。在本发明的上下文中，优选地，半导体基板是晶体材料，尽管也可以使用非晶体材料。