[发明专利]跟踪位单元特性的SRAM延迟电路

说明书

技术领域

本公开涉及SRAM设备，尤其涉及用于生成跟踪位单元特性并独立于任何非单元设备的延迟的SRAM电路。

背景技术

SRAM（静态随机存取存储器）设备一般用于静态存储器存储。每个位通常都存储在具有四个晶体管的SRAM存储单元中。两个附加的存取晶体管用于在读和写操作过程中控制对存储单元的存取。对单元的存取是由控制两个存取晶体管的字线来使能的，这两个存取晶体管又控制所述单元是否应当连接到用于传输用于读和写操作的数据的位线。

在实现SRAM中必须处理的一个挑战是解决在（1）开启字线的时间与（2）准备好利用感测放大器从位线读出数据的时间之间发生的延迟。因为延迟可能基于任何数量的因素相对可变，所以需要用于生成延迟的某种类型的电路来通知感测放大器何时激发（fire）并读取位线。目前的方法利用逻辑设备来生成延迟。不幸的是，逻辑设备经受与SRAM单元设备不同的处理、电压和温度（PVT）变化。使用逻辑设备导致不是最优的性能和更易于出现SRAM单元写能力及稳定性问题。

发明内容

公开了用于生成跟踪位单元特性并独立于任何逻辑设备的延迟的SRAM电路。在第一方面，本发明提供了具有用于跟踪SRAM位单元特性的延迟电路的SRAM设备，其中该延迟电路包括：用于接收输入信号的输入节点；用于捕捉来自多个参考SRAM单元的参考电流的参考节点；具有由所述参考电流控制的放电率的电容网络；及输出延迟信号的输出电路，其中所述延迟信号是由所述电容网络的放电率控制的。

在第二方面，本发明提供了在SRAM设备中生成延迟信号的方法，包括：提供具有耦合到公共参考节点的多个参考单元的SRAM设备，其中所述多个参考单元配置成响应于字线转换（transition）而在所述公共参考节点生成参考电流；响应于所述字线转换而在所述公共参考节点生成参考电流；利用所述参考电流来指定到放电线上的电容网络的放电率；响应于所述放电线上的电压电势超出阈值电压而激活输出电路；及输出延迟信号。

在第三方面，本发明提供了用于在SRAM设备中生成延迟信号的系统，包括：耦合到公共参考节点的多个参考单元，其中所述多个参考单元配置成响应于字线转换而在所述公共参考节点生成参考电流，而且其中该参考电流包括所述多个参考单元的平均特性；利用所述参考电流指定到放电线上的电容网络的放电率的电路；响应于所述放电线上的电压电势超过阈值电压而被激活的输出电路；及响应于传输栅极晶体管（pass gate transistor）被激活而输出延迟信号的输出节点。

在第四方面，本发明提供了具有利用虚地跟踪SRAM位单元特性的延迟电路的SRAM设备，其中所述延迟电路包括：用于接收输入信号的输入节点；用于从多个参考SRAM单元捕捉参考电流的虚地节点；具有提供由所述参考电流控制的放电率的电容器对的电容网络；及输出延迟信号的输出电流，其中所述延迟信号是由所述电容网络的放电率控制的。

本发明的例示性方面被设计成解决本文中描述的问题和没有讨论的其它问题。

附图说明

根据以下结合附图对本发明各方面的具体描述，本发明的这些及其它特征将更加容易理解。

图1绘出了根据本发明实施方式的具有延迟电路的SRAM设备。

图2绘出了根据本发明实施方式的延迟电路。

图3绘出了根据本发明实施方式的用于获得参考电流的两种附加实施方式。

图4绘出了根据本发明实施方式的延迟电路。

图5绘出了根据本发明实施方式的延迟电路。

图6绘出了根据本发明实施方式的延迟电路。

图7绘出了根据本发明实施方式的耦合到延迟电路的限制器。

图8绘出了根据本发明实施方式的显示生成延迟信号的方法的流程图。

这些附图仅仅是示意性的表示，而不是旨在描绘本发明的具体参数。附图旨在绘出本发明的仅典型实施方式，因此不应当被认为是限制本发明的范围。在附图中，类似的编号表示类似的元件。

具体实施方式