[发明专利]单片并联互连结构

说明书

背景技术

光电子器件大体上包括发光器件和光伏器件。这些器件大体上包括夹在两个电极之间的活性层，这两个电极有时称为前和后电极，其中的至少一个典型地是透明的。该活性层典型地包括一个或多个半导体材料。在发光器件中，例如有机发光二极管(OLED)器件中，施加于这两个电极之间的电压使电流流过该活性层。电流使该活性层发光。在光伏器件中，例如太阳能电池中，该活性层吸收来自光的能量并且将其转换为电能，该电能在这两个电极之间以某特性电压产生电流的流动。

电配置该器件的一个方法称作“单片串联互连”并且在美国7,049,757和美国7,518,148中描述，这两者都受让于通用电气公司。在该配置中(在图1A中示意地示出)，器件100由设置在衬底130上并且串联电连接的两个个体或像素110和120组成。器件100描绘为具有两个像素，但可串联连接任意数量的像素。像素110由其间具有电活性层116的阳极112和阴极114组成；同样，像素120由其间具有电活性层124的阳极122和阴极124组成。

通过使阴极114与阳极112重叠从而形成互连带140而在器件100中建立串联互连。每个像素以标称电压V和电流i操作。端到端施加的电压因此是2V并且施加的电流是i。照射每个像素所需要的电流的量与它的大小成比例。对于较大的像素，当电流跨对应更大的电极传播时，更高的电流增加了电阻损耗。电阻损耗实现为电压降并且计算为V＝iR。从而具有更高所需电流的大的像素还呈现跨电极的更大的电压降并且导致跨像素的非均匀亮度。该串联设计通过使用串联连接的较小像素使得电阻损耗更少来减少亮度变化。如果像素太大，则电压降导致通过发射层的非均匀电流密度并且因此导致该像素内的亮度变化。典型地，透明电极因为它的薄层电阻率大于不透明(可能是金属)电极因而是限制性因素。

图1B示出与制造相关的OLED 100的结构的细节。该器件通过采用顺次工艺沉积并且图案化各种层而制造。在一个示例中，在101，使用机械、激光或化学蚀刻工艺来划刻在玻璃或塑料衬底130上支撑的氧化铟锡(ITO)连续层以形成图案化的阳极112和122。备选地，可通过掩模沉积ITO来形成图案。沉积电活性层，其典型地包括例如空穴注入层、空穴传输层、发光层、电子传输层和电子注入层(每个作为连续层)，并且然后通过溶剂擦拭或另一个去除工艺来选择性地去除这些电活性层以形成划刻102。备选地，可使用例如喷墨印刷或选择性的涂层工艺等印刷工艺采用需要的图案来沉积电活性层。最终，通过例如通过掩模使金属层蒸发、形成划刻103来沉积阴极114/124。整个工艺需要在每个步骤的精确配准和对齐以在缺乏阳极层、电活性层或阴极层的区域中最小化从划刻101延伸到划刻103的暗区。

通过提供连到阴极的外部连接(V₀)和连到阳极的外部连接(V₂)来使器件通电。电压V₁＝(V₀+V₂)/2。未照射划线101和划线103之间的区域109，这是因为在该区域中阳极和阴极处于相同的电压(V₁)，并且只如由箭头117和127示出的那样发射光。划线和所得的暗区(其作为连续线出现)中断另外均匀的光输出。可通过最小化划刻的宽度和划刻的间隔来减小暗区，但其无法被完全消除。因此需要找到备选的方法来构造器件以增加像素的大小并且减小暗区。

限制像素大小的关键因素是ITO阳极的薄层电阻率和所得的电压降。例如，由铝组成的金属阴极是相对导电的，其具有＜＜10欧姆/平方的薄层电阻率，而ITO阳极的导电性小得多，其具有＞＞10欧姆/平方的电阻率。从而，因为iR损耗是小的(因为R是小的)，阴极基本上处于均匀的电势，其等于施加的电压。然而，ITO的相对更高的薄层电阻率使iR损耗更大并且使跨阳极的对应的电压不均匀性更大。从而阴极和阳极之间的电压差随着位置而变化并且像素的亮度因此是非均匀的。为了克服ITO(或其他透明导体)电阻率的限制，通过使层更厚(但因此较不透明)或通过在ITO下方添加薄的金属层或金属网来提高电导率可以是可能的，但也以使层较不透明为代价。鉴于像素大小受到限制这一事实，暗线的宽度可随着更紧密的制造公差而降低，但存在对像素间隔的更低的限制并且暗线仍然可见。

串联设计的另外的限制是像素的总数量可受到由于安全原因的最大可接受外部施加电压的限制。即，对在必须施加的外部电压将超出产品限制之前可以建立多少串联连接存在限制。例如，50V可适于串联连接10个像素，但对于100个像素，500V将典型地不适于消费着产品。